KV cache 能把 NAND 產能拉回來嗎：供給懸崖、SCADA 與兩條記憶體缺貨路徑

我的判斷是：KV cache offload 已經讓 NAND 跨過「能不能進入推論記憶體層」的門檻，還沒有跨過「需求大到足以把產能從 DRAM 拉回 NAND」的門檻。 理由是 SCADA、cuFile 開源與 2.3 億 IOPS 實機展示讓路徑已可驗證，鎧俠 GP1 卻到 2026 年底才提供評估樣品，美光 FY2027 增量資本支出仍明確支持 HBM 與 DRAM。

先說兩個名詞。KV cache 可以理解成模型在推論時保存上下文的工作區：預先填充階段先寫入，之後每產生一個詞元，解碼階段都會持續讀取；大型任務可膨脹到數十 TB。 SCADA 則是 NVIDIA 的大規模加速資料存取架構，讓 GPU 直接從儲存拉取資料到高速記憶體，受保護的存取仍由特權元件管理。兩者連在一起，就是在 HBM 或 DRAM 放不下完整鍵值快取時，讓 NAND 承接一部分讀取偏重的上下文資料。

這個時鐘差會影響怎麼讀 MU、SNDK 與 KIOXIA。現階段的 NAND 定價權先由供給收縮與長約分配支撐；KV cache 提供的是新需求選擇權。 只有當新需求轉成量產出貨、合約價或毛利，並且供應商真的改變產能配置，才算進入下一階段。

KV cache 把 NAND 帶進哪一層記憶體

推論的關鍵負載不只是模型權重。依既有 CMX 研究轉述，單一大型代理任務的鍵值快取可膨脹至數十 TB；預先填充寫入後，自迴歸解碼會在產生詞元時持續讀取。 當容量超過 HBM 與 DRAM 經濟上能承接的範圍，才出現把一部分上下文放到 NAND 的理由。

NAND 並沒有變成 DRAM。同一份 CMX 研究指出，NAND 儲存單元讀取約為微秒級、寫入為毫秒級、抹除為數十毫秒，讀寫差約 10 到 20 倍，因此控制器要把仲裁偏向讀取。 KIOXIA 官方對 XL-FLASH 給出小於 5 微秒的讀取延遲，並將它定位為填補揮發性記憶體與現行快閃記憶體的效能落差。 這代表 NAND 可承接一個新層級，不代表它已跨過與 DRAM 的延遲差。KIOXIA 低延遲快閃記憶體產品頁

SCADA 拆的是 IO 控制權，不是 NAND 的延遲差

NVIDIA 將 SCADA 定義為「大規模加速資料存取」：大規模平行 GPU 可直接從儲存拉取應用需要的資料到自己的高速記憶體。 它沒有讓任意應用無限制存取硬碟，而是用特權元件管理受保護的存取。NVIDIA 官方說明

控制權移到 GPU 後，設計目標也跟著改變。依 CMX 研究與 StorageReview 的二手技術說明，GPU 若只要 512 位元組，16 KB 或 32 KB 的間接單位會帶來 PCIe 頻寬浪費；小區塊讀取與高吞吐遂成為核心規格。 StorageReview 另將 SCADA 描述為把 NVSHMEM 模型延伸到儲存，由 GPU 執行緒發起輸入輸出，執行期再把分散小請求聚合為快取、本機固態硬碟或遠端儲存讀取。StorageReview 技術拆解

這條路徑已有生態訊號：cuFile 介面與下方的垂直儲存軟體堆疊已開源，創始維護者包括 Google、Intel、NVIDIA 與 Meta；NVIDIA 列出的 Storage-Next 夥伴為 DDN、KIOXIA 與 Micron，DDN 將 SCADA 與 Infinia 整合。 開源、夥伴與實機合在一起，能證明 GPU 自行發起與管理儲存 IO 的入口開始可部署；產品端仍須由 每碟最高 1,000 萬 IOPS、2026 年底評估樣品的 GP1 時鐘校正。開源專案

可交付時鐘：2.3 億 IOPS 與每碟 1,000 萬 IOPS 不在同一層

美光的 2.3 億 IOPS 結果提供了重要的系統級驗證，但要連同測試條件一起讀。 該展示使用 44 顆 Micron 9650 第六代 PCIe 固態硬碟、3 顆 H100、1 顆 Intel 處理器與 3 個 Broadcom PEX90000 交換器，量測的是 512 位元組純隨機讀取，不含混合讀寫。 而且它出現在 2025 年 11 月的 SC25，早於 FMS 2026 約九個月。FMS 2026 的增量是 SCADA 正式化與 cuFile 開源，不是第一次出現實機。Micron SC25 展示

KIOXIA GP1 則是產品時鐘。官方規格為每碟最高 1,000 萬次、每次 512 位元組的隨機讀取，使用第二代 XL-FLASH、PCIe 6.0 與 NVMe 2.2；評估樣品到 2026 年底才提供給特定客戶，官方沒有給正式上市日期。 新聞稿同時寫出架構未來可往每碟 1 億 IOPS 延伸，卻沒有指定年份、PCIe 世代或快閃記憶體世代。KIOXIA 官方新聞稿

如果只做同條件線性算術，2.3 億除以 1,000 萬，要約 23 顆 GP1 才能接近美光的總吞吐。 這個推算尚未納入軟體、互連、散熱、延遲與混合輸入輸出，因此只用來校正數量級。 二手路線圖把 Storage-Next 目標連到第七代 PCIe 每碟 1 億 IOPS，而單碟 Micron 9650 額定隨機讀取為 550 萬 IOPS；這是方向，不是 2027 年可出貨的 KIOXIA 規格。

供給懸崖已在，產能改向仍是未證實的關鍵

NAND 新需求尚未量產，供給端卻已經很緊。依產業媒體轉述，KIOXIA 退出舊節點 NAND 產線、2026 年 NAND 產能已售完，全球 MLC NAND 產能年減 41.7%，MLC 現貨價六個月內漲逾三倍。 這組數據已足以說明供給懸崖，還不能說明漲價是 KV cache 造成。

華城第 12 產線是最容易寫過頭的一條。TrendForce 與 Digitimes 均以「據報」描述 Samsung 把舊 2D NAND 產線轉為 1c DRAM，該線月產能約 8 萬至 10 萬片 12 吋晶圓；但 Samsung 沒有公告確認，2026 年第二季法說會也沒有提及產線轉換。 兩家媒體可能同源於韓國供應鏈線索，因此本文把轉線當作產業媒體線索，主要判斷改由官方資本支出與分配語言承載。TrendForce 對第 12 產線的限定報導

官方訊號目前仍指向緊配置。Samsung 表示將約 60% 至 70% 產能分配給長期合約，優先供應願意承擔具約束力承諾的客戶；管理層判斷短缺可能延續至 2028 年，2027 年更緊，並預估第三季 DRAM 位元出貨增中個位數、NAND 增高個位數。 Micron FY2026 資本支出由超過 250 億美元上修至約 270 億美元，公司又說 FY2027 將顯著增加以支持 HBM 與 DRAM 相關投資。 在資本還往 DRAM／HBM 方向加速的時候，判定 NAND 產能已回流還太早。Micron 2026 會計年度第二季備稿

兩條分支都讓記憶體更缺貨，但定價權仍少一個需求占比

兩條分支中的缺貨位置不同。若 KV cache 需求增加但產能不改向，NAND 會更缺貨；若產能為此回流 NAND，DRAM／HBM 的可用產能則可能更缺貨。

現階段的定價權證據只能標為部分成立。我會把 MLC NAND 產能年減 41.7%、現貨價六個月內漲逾三倍，以及 60% 至 70% 產能配置給長期合約，讀成廠商目前擁有更強的供應分配權。 可是這些都先於 GP1 評估樣品與可觀察的 KV cache 出貨，因此不能把現貨漲幅歸因給新工作負載。

關鍵缺口有三個：KV cache offload 佔資料中心 NAND 位元需求多少、合約 ASP 是否出現可歸因的溢價、毛利是否承接這個產品組合。 沒有這三組資料，技術路徑就不能被改寫成已實現定價權。

HBF 也還不能補上這個缺口。截至 2026 年 8 月 9 日，Google 加入 SK hynix 與 SanDisk HBF 聯盟的說法仍只來自 X 上的二手短訊，沒有 FMS 2026 或公司官方文件。 因此，這條說法不能延伸成規格、量產、採購或客戶採用。X 上的二手 HBF 名單更新