產業深度 · 客製 ASIC · ISSUE #226
TPU 爆發期的產業鏈全圖:誰先拿到錢,順序是可以排出來的|TPU 系列 07
十三年前為了「讓推論便宜一點」而立案的一顆晶片,現在被 Google 拿出來對外賣;但受惠這件事,從來不是整條鏈一起發生
先把立場放在前面,因為這張地圖是從這個立場出發畫的。
一直以來我看好博通與 Google TPU 這條相對獨立於輝達 GPU 的推理路線。訓練市場比的是峰值能力,推理市場比的是每單位 token 的成本、延遲與可持續定價;Google 用自研 TPU 壓低成本地板,博通則在客製 ASIC 設計受益一次,再於更難被客戶自行取代的交換晶片與 SerDes 網路層受益第二次。要先講清楚邊界:這是推理這塊蛋糕被 ASIC 分走一部分的故事,不是輝達或 CUDA 即將消失的故事。
這條線我追了整個系列,看法怎麼演進也都留在稿子裡:篇 02 立下推論成本這個原始論點;篇 03 把博通的護城河從客製設計往交換晶片與 SerDes 收斂;篇 06 在多元供應的一手證據出來後,把「博通獨家」修正成「增量多源」。核心看法沒有翻轉,但它被修過幾次,每次都是被新的一手文件推著改。要看這條鏈的完整演進,那幾篇比這篇的任何一句摘要都清楚。
而 Google TPU 的產業鏈可以列成一張名單:設計端有誰、晶圓誰做、封裝誰接、記憶體誰供。名單是有用的,但它把六七個環節並排放在同一個平面上,沒有回答另一個問題:這些環節受惠,有沒有先後順序。
有。而且順序可以排出來。這篇要做的就是把整條鏈拆開、排出順位,並標上每一層的證據等級;順帶檢驗上面那個立場,在每一層各站得住多少。
從一個推算開始:TPU 為什麼會存在
要理解一條供應鏈為什麼長成現在這樣,最省事的方法是回到它被創造出來的那一刻。
Google 在 2017 年的體系結構會議論文裡,自己交代了整件事的起點。原文這樣寫:
> Starting as early as 2006, we discussed deploying GPUs, FPGAs, or custom ASICs in our datacenters. We concluded that the few applications that could run on special hardware could be done virtually for free using the excess capacity of our large datacenters, and it's hard to improve on free. The conversation changed in 2013 when a projection where people use voice search for 3 minutes a day using speech recognition DNNs would require our datacenters to double to meet computation demands, which would be very expensive to satisfy with conventional CPUs.
中文直譯:早在 2006 年,Google 內部就討論過在資料中心部署 GPU、FPGA 或客製 ASIC,當時的結論是能跑在特殊硬體上的應用不多,用大型資料中心的閒置產能幾乎等於免費做掉,很難贏過免費。2013 年風向改變,因為一份推算顯示:若使用者每天用語音搜尋 3 分鐘、跑語音辨識深度神經網路,Google 的資料中心必須翻倍才能滿足運算需求,而用傳統中央處理器滿足這個需求會非常昂貴。
三個細節值得停下來看。
第一,思考的起點是 2006 年。2013 只是「對話改變」的那一年,而改變它的是一份成本推算,不是技術突破。第二,那份推算的內容是「資料中心必須翻倍」,意思是新增的運算需求大約等於當時既有的全部資料中心容量。第三,也是最關鍵的一點,接下來那句話決定了 TPU 的全部性格:
> Thus, we started a high-priority project to quickly produce a custom ASIC for inference (and bought off-the-shelf GPUs for training). The goal was to improve cost-performance by 10X over GPUs.
Google 啟動高優先專案,快速做出一顆推論用的客製晶片;訓練則直接買市售 GPU。設計目標寫得毫不含糊:把成本效能相對 GPU 改善 10 倍。
在這個授權之下,TPU 從設計、驗證、製造到部署進資料中心只花了 15 個月,並自 2015 年起在資料中心服役。
我的判斷:TPU 在推論端放量這件事,最強的證據是它的設計原點:十三年前這顆晶片立案時,目的就是把推論的每單位成本壓下來,訓練當時是拿市售 GPU 湊合的。最該盯的單一指標是每美元效能的世代增幅,因為那是這條路線最核心的成本優勢來源;官方對第八代推論版寫的是較前代好 80%。如果哪一代的每美元效能增幅明顯收斂,或推論工作負載重新往通用架構回流,這個判讀就要重寫。
脈動陣列:省的是搬運,不是算術
TPU 與 GPU 最常被提到的差別是「脈動陣列」。這個詞出現頻率很高,解釋卻常常停在「資料像波一樣流動,所以能效高」。這句話沒錯,但它跳過了機制。
論文自己寫的機制是這樣:
> As reading a large SRAM uses much more power than arithmetic, the matrix unit uses systolic execution to save energy by reducing reads and writes of the Unified Buffer.
中文直譯:由於讀取大塊靜態隨機存取記憶體所耗費的電力遠高於算術運算,矩陣單元因此採用脈動執行,靠減少統一緩衝區的讀寫來省電。
關鍵句是前半段:讀記憶體比做算術耗電。這是整個設計的立足點。傳統架構每做一次運算,就要從暫存器把資料搬進來、算完再搬回去,能量大量消耗在搬運而非計算本身。
Google Cloud 的官方解說把對照講得更白:
> CPUs and GPUs often spend energy to access multiple registers per operation. A systolic array chains multiple ALUs together, reusing the result of reading a single register.
> For an MXU, however, matrix multiplication reuses both inputs many times as part of producing the output. We can read each input value once, but use it for many different operations without storing it back to a register. Wires only connect spatially adjacent ALUs, which makes them short and energy-efficient.
中文直譯:中央處理器與圖形處理器往往每次運算都要耗電存取多個暫存器;脈動陣列把多個算術邏輯單元串起來,重複使用一次暫存器讀取的結果。矩陣乘法會把兩個輸入重複使用多次,因此每個輸入值只需讀一次,就能用於許多不同運算、不必存回暫存器;連線只接空間相鄰的運算單元,因此又短又省電。
至於「脈動」這個名字的由來,官方解說寫得很直白:資料以波的形式流過晶片,讓人聯想到心臟泵血的方式。
第一代 TPU 的規格可以把這套設計哲學量化。矩陣乘法單元含 256×256 個乘加器、合計 65,536 個 8 位元算術邏輯單元,峰值 92 TOPS;時脈 700MHz、運行功耗 40W、28 奈米製程、走 PCIe Gen3 x16 匯流排。論文的結論是,在它量測的推論工作負載上,這顆晶片比同期的 GPU 或 CPU 快約 15 到 30 倍。
這裡有一個對投資判斷有用的推論:脈動陣列的優勢會隨著工作負載的矩陣化程度而放大或縮小。矩陣乘法佔比越高、資料重用率越高,這套架構省下的搬運成本就越可觀;反過來,控制流複雜、分支多、記憶體存取不規則的工作,優勢就會被稀釋。這也是為什麼同一顆晶片在不同推論任務上的成本優勢可以差很多,把單一基準數字當成通用結論並不安全。
從第一代到第八代:TPU 現在走到哪
TPU 自 2015 年服役至今已歷經多代演進。到最新這一代,有三件事值得記住。
第一是從單一用途走向訓練與推論分版。 第一代是推論專用,之後逐步兼具訓練,到第八代 Google 正式把產品線切成兩顆。
第二是互連。 Google 很早就把光路交換放進 TPU 叢集,讓單一運算域能跨機櫃長大;這一層的技術細節與它常被誤讀的因果,留到後面「記憶體與互連」那節一次講完。
第三是封裝與晶片內記憶體。 隨著大模型對本地工作集的需求上升,晶片內靜態隨機存取記憶體的面積持續放大。
3.1官方口徑與供應鏈代號要分開看
Google 官方對第八代 TPU 的正式命名是 TPU 8t(訓練)與 TPU 8i(推論)。Ironwood 是第七代的官方代號;Sunfish、Zebrafish 這類名稱屬於供應鏈媒體用語,而且二手來源對「哪一顆對應訓練、哪一顆對應推論」的說法互相矛盾。看到 V7、V8、V9 這種寫法要留意,那是供應鏈與社群的簡寫,不是 Google 的產品名。
官方揭露的第八代規格如下。
| 項目 | TPU 8t(訓練) | TPU 8i(推論) |
|---|---|---|
| 單一 superpod 規模 | 9,600 顆晶片 | 官方未揭露對應數字 |
| 共享高頻寬記憶體 | 2PB | 單顆 288GB |
| 晶片內 SRAM | 官方未揭露 | 384MB,為前代三倍 |
| 算力 | 121 ExaFlops | 官方未揭露 |
| 互連頻寬 | 為前代兩倍 | 19.2 Tb/s,為前代兩倍 |
| 效能指標 | 每 pod 算力接近前代三倍、goodput 逾 97% | 每美元效能較前代好 80%、晶片內延遲最多降低 5 倍 |
兩顆共通的部分:每瓦效能較前代 Ironwood 最多好兩倍;主機端跑 Google 自家的 Axion ARM 架構中央處理器;與 Google DeepMind 共同設計;原生支援 JAX、MaxText、PyTorch、SGLang 與 vLLM。
供應時點官方寫得很明確:2026 年稍晚全面供應。
順帶一提,官方這篇第八代公告沒有點名任何第三方設計夥伴或代工廠。這一點在後面談設計端時會再回來。
2026 年的轉折:TPU 走出 Google 自己的機房
如果說前面講的是技術史,那 2026 年發生的事才是這條產業鏈成立的前提,因為只有當 TPU 對外賣,供應鏈的量才有意義。
轉折已經落進財報。Alphabet 2026 年第二季法說揭露,公司首次認列出貨到客戶資料中心的 TPU 系統銷售。這句話的份量在於,TPU 從「Google 自用的基礎設施」變成「可以出貨給別人、可以認列營收的商品」。
同一季的其他數字提供了背景:Google Cloud 分部營收年增 82%,分部營益率自去年同期的 20.7% 跳到 35.6%;雲端合約積壓季增逾 500 億美元到 5,140 億美元。管理層指引把全年資本支出上調到 1,950 至 2,050 億美元,並說 2027 年仍將顯著增加;同時明講,既有 TPU 系統銷售協議的絕大多數營收落在 2027 年。
另一條外部化的線索是合資。2026 年 5 月,Blackstone 與 Google 公告合資新設一家美國公司,Blackstone 初始投入 50 億美元權益資本,預期首批 500MW 產能於 2027 年上線。這家公司由長年主管 Google 基礎設施的 Benjamin Treynor Sloss 領軍,Google 出 TPU、軟體與服務,Blackstone 出基礎設施專長。
形式值得留意:它是算力即服務,客戶按用量租算力,合資公司持有並營運資料中心、電力、網路與晶片。它把 TPU 算力包成一個可以在 Google Cloud 之外取用的產品,而不是把晶片賣斷給第三方。
需求側也給了對照。Alphabet 揭露模型 API 每分鐘處理約 220 億 token,一季內由 160 億跳升,管理層明言運算供給受限。而依 OpenRouter 2026-07-20 的官方研究,agentic token 已超越人類直接使用,且 agentic 工作每次請求平均消耗約 15 倍 token;推論需求的形狀正在從「人打字、模型回答」轉成「代理人自己跑很多輪」,後者的 token 消耗量級完全不同。
我的判斷:TPU 走進爆發期這件事,需求側的證據比供給側清楚得多:Alphabet 的 token 處理量一季內由 160 億跳到約 220 億,管理層明講運算供給受限,而 agentic 工作每次請求平均吃掉約 15 倍 token,需求的形狀本身正在放大。最該盯的單一指標是每美元效能的世代增幅對上 token 消耗的成長斜率,推論需求擴張得比單位成本下降更快,這條路線才真正成立。要並排看的是,同期供應鏈對 2026 與 2027 年 TPU 產出都做了下修,但給的理由是先進封裝供給爬坡與產能配置移轉,不是需求流失。如果哪一天下修的理由換成需求本身,這個判讀就要整個重寫。
受惠不是齊頭並進:四層順位怎麼排
現在進入這篇的主錨。
當「ASIC 需求上修」被當成利多,最常見的操作是直接跳到「所以看好某一檔」。但需求上修的傳導有方向:它從最上游的設計端往下走,越靠設計與製造的環節,傳導越短、證據越直接,封裝與其周邊則越間接。
按離錢的距離,這條鏈可以排成四層。
| 順位 | 層 | 誰在這一格 | 為什麼是這個位置 |
|---|---|---|---|
| 1 | 設計端 | 博通、Google 自研、聯發科 | 需求上修第一個轉成設計案與長約的環節 |
| 2 | 製造 | 台積電 | 造計算晶片本體,又握 CoWoS 先進封裝 |
| 3 | 封裝鏟子層 | 矽電容、ABF 載板、封測 | 對誰贏中性,跟著先進封裝總量成長,是需求上修在數字上最先兌現的一格 |
| 4 | 封裝第二供應 | 英特爾 EMIB | 承接塞不下的溢出,屬選擇權曝險 |
這張表的用法是拿來排序,不是選股。同一則「TPU 需求上修」的消息,落在第一層是訂單與長約,落在第四層是「有機會分到一點溢出」,兩者的確定性與時間差都不一樣。
我的判斷:這條鏈的受惠沿著設計、製造、封裝鏟子層、封裝第二供應由近到遠遞減,並不齊頭並進;要講清楚的是,這個順位排的是離錢的距離與證據的直接性,不是入帳的先後;需求上修在數字上最先兌現的其實是鏟子層。最該盯的單一指標是各層的營收占比何時開始移動,而不是新聞裡誰被點名。如果某一層出現結構性變化,例如先進封裝從瓶頸變成過剩、或設計外包比例大幅下降,這個順位就要重排。