產業框架 · 先進封裝系列 · ISSUE #142
客製化 HBM：把記憶體介面搬進基底晶粒，價值悄悄換了一層主人
Nvidia、Marvell、AMD 都在賭客製化 HBM。但這不是「記憶體股要噴」，真正移動的是一小塊矽，切在「誰做那顆基底晶粒」，看懂價值往哪一層移。
🔒標準 HBM 的枷鎖：JEDEC 把介面鎖死
要懂客製化，先懂標準化綁住了什麼。
一座 HBM 由兩部分組成：上面 12 到 16 顆 DRAM 核心晶粒，下面一顆基底晶粒。基底晶粒負責把記憶體訊號整理好、送到加速器。JEDEC 標準把這顆基底晶粒與加速器之間的介面鎖死，好處是任何記憶體廠的 HBM 都能接上任何相容加速器，互通性極佳。
代價是功耗、效能、面積都被綁住。加速器這端被迫實作一整塊標準 HBM 實體層 PHY，還要照標準化的接墊擺放與拉線規則走，拉出一條很寬的平行介面。當封裝越做越大、HBM 越跑越快，這條固定邊界讓晶片邊緣的訊號進出、繞線密度、供電、訊號完整性全部更難優化。
標準化把互通性做滿，卻在每一顆加速器上留下一塊「不能動的介面稅」。
🔧客製化 HBM 動了什麼：把邊界搬進基底晶粒
客製化 HBM 的解法不是改記憶體，是搬邊界。
DRAM 核心晶粒完全不動，改在先進邏輯製程做一顆客製的基底晶粒，把 HBM 控制器、管理監控、客製邏輯、擴充介面都整合進去，並把 JEDEC 那條 PHY 邊界，換成一條做在 HBM 堆疊內部的高密度平行介面。這一動，把原本長在加速器上的介面邏輯，往下搬進了 HBM 自己的基底晶粒。
Marvell 給的數字很有畫面。加速器專用於 HBM 實體層加相關邏輯的面積，可以省下約 60%，介面的「灘頭深度」降約 67%，介面功耗降約 70%。省下來的面積回到運算、快取、輸入輸出，Marvell 稱加速器矽面積等於多出 25%、能塞的 HBM 堆疊數多 33%。頻寬也不打折：範例用 1024 個通道、每通道 32 Gb/s，湊出 4.1 TB/s，等效一條 2048 位元、每腳 16 Gb/s 的 JEDEC HBM4E 介面，而中介層的通道長度從 6.5 毫米縮到 1.5 毫米，還能用便宜的有機重佈線層取代矽中介層。這些是 Marvell 自報的口徑，方向可信、精確值要回一手法說核。
客製化 HBM 把「介面稅」從加速器搬進基底晶粒，讓加速器少揹一塊、記憶體那側多扛一塊。
🔪誰做那顆基底晶粒：這才是價值移轉的手術刀
前面那句「記憶體那側多扛一塊」，藏著整篇最該問的問題：那顆客製基底晶粒，由誰來做？
過去它由記憶體廠用自家 DRAM 製程做。但客製化之後，它要走先進邏輯製程，答案就變了。據 TrendForce 等產業追蹤，三家記憶體廠的基底晶粒製程，正沿著 HBM4 到 HBM4E 兩個世代分裂：
| 記憶體廠 | HBM4 世代 | HBM4E 世代 |
|---|---|---|
| SK Hynix | 台積電 N12 | 評估台積電 N3 |
| Micron | 內部 DRAM 製程 | 交台積電做 |
| Samsung | 自家 SF4 自製 | 自家晶圓代工自製 |
這個分裂據 TrendForce、TechPowerUp、Tom's Hardware 等產業報導；台積電自己也在 ECTC 展示了用 N3P 邏輯製程做的客製 C-HBM4E 基底晶粒。到了 HBM4E 這一代，天平明顯倒向台積電：三家有兩家把基底晶粒交給它，只有 Samsung 靠自家晶圓代工撐垂直整合。
這就是價值移轉的手術刀落點。基底晶粒從「記憶體廠自家製程」搬到「台積電先進邏輯製程」，替台積電新增一條基底晶粒代工營收線。這是最確定、最能歸因的一塊價值移動。
但要立刻打預防針：這塊矽很小。基底晶粒只是整座 HBM 裡薄薄一層，單價與佔 HBM 售價比重都沒公開，量級對台積電是「配額仲裁者」定位再加一條線，不是新的成長引擎。手術刀切得準，但切下來的那塊肉不大。
💰錢流去哪：外科手術式的一小刀，不是整鏈重分配
把價值移轉攤開，會發現它比直覺小得多，方向也和「記憶體股要噴」相反。
台積電
Marvell
採用方 NVDA / AMD
記憶體三雄
最確定的實質受惠是台積電。多一條基底晶粒代工線，且 HBM4E 世代 SK Hynix、Micron 兩家的基底晶粒都倒向它。這是可歸因、有製程訂單支撐的一塊，只是量級小。
Marvell 是介面 IP 的敘事受惠者，不是獨立多頭理由。Marvell 賣的是客製化 HBM 的介面架構與序列化 IP，基底晶粒的實際製造交給先進邏輯代工，它自己不流片。更重要的是，客製化 HBM 目前綁在 Marvell 的客製矽業務大敘事裡，那塊業務 2026 財年約 15 億美元、2027 財年目標翻倍，但客製化 HBM 沒有像它的光學互連那樣、給出獨立可驗證的營收 run rate。所以它是方向對的敘事受惠者，還不能當成一個能單獨驗證的看多理由。
最大的隱形受惠，其實是採用方 Nvidia 與 AMD。省下的介面面積換成算力，這才是客製化 HBM 最實在的效果，只是它體現在產品競爭力、不是一條新的營收項。
而記憶體三雄，讓渡的比表面看到的少。一座 HBM 的物料成本大頭與毛利來源，是上面那 12 到 16 顆 DRAM 核心晶粒，這塊完全沒被客製化動到、還牢牢在記憶體廠手上。2025 年底 Samsung 與 SK Hynix 的毛利率一度反超台積電，靠的是 HBM4 約 40% 到 50% 的價格溢價，來自 DRAM 供不應求，跟基底晶粒無關。所以正確說法是：記憶體廠讓渡的是「基底晶粒這片小矽的製造」加「介面邏輯的定義權」，不是 HBM 的主體價值。它們仍是 HBM 的主體受惠者，HBM 佔 DRAM 投片比重還在從 2025 年約 18% 往 2027 年約 30% 爬。
散戶不該是最後一個知道「價值換了哪一層主人」的人。這一刀切在基底晶粒的製造權、切在介面的定義權，不切 DRAM 堆疊的主體。看數據往哪一層流，比追哪個標籤有用。
📡採用方訊號：Feynman、MI450，與東方的另一種動機
客製化 HBM 不是紙上談兵，三個採用方訊號各有分量，但可信度要分開看。
Nvidia 是最硬的官方訊號。Nvidia 在 GTC 官方宣布 Feynman 這個 2028 世代用客製化 HBM，同場還首次做 GPU 邏輯晶粒的 3D 堆疊、用台積電 A16 製程。至於「約 16% 的 Rubin 晶片面積用於 HBM 相關邏輯與 PHY、可卸到基底晶粒」這個數字，是 SemiAnalysis 的估計、不是 Nvidia 官方揭露，理解方向可用、不是精確事實。
AMD 的訊號要小心措辭。AMD MI450 官方的主記憶體是 HBM4、容量達 432GB 級、2026 年推出，這是產品層的確認，精確頻寬以 AMD 公佈規格為準。至於「用基底晶粒當次級記憶體控制器、fan out 到 LPDDR 擴容」，那是基底晶粒的一條架構路徑加上 MI455X 的傳聞，不是 MI450 已確認的主記憶體配置，屬架構能力、不是既成事實。
東方是另一種動機。華為與 CXMT 也在做非 JEDEC 的客製化 HBM，但動機不是省面積或拚效能，是繞過技術落後、縮小頻寬劣勢。據產業估計，CXMT 的 HBM3 八層堆疊良率還在約 25%、全球 HBM 晶圓佔比 2025 年約 1%。同一個「客製化」的詞，西方為了更快、東方為了追上，是兩種不同的動機。
⚠️風險與注意事項（必讀）
🧭研究結論與追蹤框架
核心結論：客製化 HBM 不是「記憶體股要噴」，是一把外科手術刀，把基底晶粒的製造權往台積電移、把介面定義權往 Marvell 移，DRAM 堆疊主體不動。最確定的一塊在台積電、敘事的一塊在 Marvell、隱形的一塊在採用方。盯這幾條線，數據往哪走、就知道方向。
| 追蹤軸 | 偏多 / 落地訊號 | 偏空 / 受限訊號 |
|---|---|---|
| 基底晶粒代工歸屬 | 若 SK Hynix、Micron 確定倒向台積電 → 台積電新增代工線 | 若 記憶體廠拉回自製、Samsung 路線擴散 → 這條線受限 |
| Marvell 客製化 HBM 營收 | 若 財報單獨拆客製化 HBM 的 run rate → 敘事變實質 | 若 一直綁在客製矽大盤不拆 → 維持敘事、非獨立看多 |
| 記憶體毛利溢價 | 若 HBM4/4E 溢價延續、毛利反超站穩 → 三雄主體受惠不變 | 若 DRAM 供需鬆動、溢價收斂 → 多頭引擎轉弱 |
| 採用方換算力 | 若 Feynman、MI450 靠客製化 HBM 換算力領先 → 採用方隱形贏家 | 若 設計複雜度升、綁定、延後 → 採用效益打折 |
| 各家基底晶粒策略 | 若 Samsung 旗艦也外包台積電 → 台積電通吃代工 | 若 Samsung 靠 SF4 撐旗艦 design-in → 台積電份額受限 |
| 東方客製化 HBM | 若 華為、CXMT 非 JEDEC 客製化良率突破 → 中國自主算力提速 | 若 卡在 HBM3 八層良率 → 中國 HBM 受限延續 |
📋一頁速看（給沒時間的人）
- 客製化 HBM 不改記憶體，是把加速器上的介面邏輯搬進 HBM 的基底晶粒，加速器省下約 60% 介面面積。
- 真正的問題是「誰做那顆基底晶粒」：HBM4E 世代 SK Hynix、Micron 都倒向台積電邏輯代工，只有 Samsung 自製。
- 價值移轉是外科手術式的一小刀：基底晶粒製造權移向台積電、介面定義權移向 Marvell，DRAM 堆疊主體不動。
- 不是「記憶體股要噴」也不是「Marvell 無腦多」：最確定在台積電、敘事在 Marvell、隱形受惠在採用方 Nvidia 與 AMD。
- 採用方訊號：Nvidia Feynman 官方確認、AMD MI450 主記憶體是 HBM4、LPDDR 只是架構選項加傳聞。
- 記憶體三雄仍是主體受惠者，但受惠來自 HBM4 的 40% 到 50% 溢價、不是基底晶粒。
➡️下一篇預告
這兩篇談的是同一份 ECTC 2026 報告的兩條軸：散熱把冷卻液推進矽、記憶體把介面搬進基底晶粒。再往下一層，是 HBM4E 讓 I/O 翻倍、功耗升 86%、中介層層數翻倍的「封裝三重牆」，以及誰的中介層與供電設計能撐住。延伸閱讀同屬先進封裝軸的 Intel EMIB-T 深度研究，以及同源 ECTC 報告、把冷卻液推進矽的 AI 散熱三層真相。
📚來源與參考
本文每個關鍵論點都有對應公開來源，按權威分三級列出。所有連結均為原始公司投資人關係、產業專業媒體或財經媒體分析，不引用散戶論壇或無來源部落格。
第一級公司官方加上 SEC 主要文件
- Marvell 客製化 HBM 架構官方發表（Marvell 官方，含介面面積與功耗效益、與三家記憶體廠合作）
- Nvidia GTC 平台與路線圖（Nvidia 官方，含 Feynman 世代 3D 堆疊與客製化 HBM）
- AMD Instinct MI450 產品資料（AMD 官方，含 MI450 的 HBM4 容量與頻寬）
第二級產業專業媒體加上分析師報告
- SemiAnalysis ECTC 2026 Roundup（2026 年 7 月付費報告，含 Marvell 客製化 HBM 封裝級細節與 Rubin 面積估計）
- TechPowerUp 台積電 C-HBM4E N3P 基底晶粒（含台積電客製基底晶粒製程）
- TrendForce SK Hynix HBM4E 邏輯晶粒評估台積電 3nm（含三家基底晶粒製程分裂）
- Tom's Hardware Micron 把 HBM4E 交台積電（含 Micron 基底晶粒外包）
第三級財經媒體與 KOL 訪談
- wccftech Nvidia Feynman 客製化 HBM 與 3D 堆疊（含 Feynman 三大創新）
- HotHardware AMD MI455X 傳 HBM4 加 LPDDR（含 LPDDR 擴容架構傳聞）
- 記憶體毛利反超台積電的 2025 年底報導（各財經媒體，含 HBM4 供需溢價脈絡）
數據股價與產業數據來源
- 股價與市值：Yahoo Finance 等公開行情（TSM 發布日約 $434）
- HBM 投片比重與基底晶粒製程：TrendForce 與各記憶體廠法說公開資料
方法事實核查方法論
本文每個關鍵論點至少要求 2 個獨立來源、優先第一級公司官方。涉及未來預期，例如 Feynman 面積估計、HBM4E 基底晶粒歸屬、AMD LPDDR 擴容，一律標示為「估計」「評估中」或「傳聞」，不假裝是事實。廠商自報效益數字明確標為 Marvell 口徑、待一手法說核對。個股提及僅為產業分析、非投資推薦。