先進封裝全景地圖：四條技術路線，看懂價值往哪流、哪個環節真卡脖子

📜傳統封裝的一條主線：從兩側、四邊到鋪滿底面

晶片在晶圓廠做完之後，還只是一顆脆弱的裸晶，要接上電線把內部電路引出來、再加一層外殼保護散熱，才能裝到電路板上，這個過程就是封裝。過去幾十年封裝技術一直在解同一個問題：怎麼在更小的空間裡塞進更多連接點，讓晶片跟外部充分交換資料。攤開演進史，你會看到一條非常清楚的主線：接點從兩側，走到四邊，最後鋪滿整個底面。

一句話收束：兩側不夠用就擴到四邊，四邊還不夠就鋪滿整個底面。但這四種封裝不是一代淘汰一代，它們今天同時活在不同產品裡。封裝選擇是成本與效能的權衡，不是技術新舊，先進封裝沒有淘汰傳統，是在頂端多開了一層。

⚡為什麼 AI 逼出先進封裝

拿 NVIDIA H100 來看。它的裸晶集成約 800 億個電晶體、面積 814 平方毫米。現有曝光機能製造的單顆裸晶上限，就是光罩極限約 858 平方毫米。H100 已經做到約 0.95× 光罩，貼著天花板上線。

為什麼要把 GPU 做這麼大？因為在相同製程下，晶片面積很大程度決定了能塞多少運算單元、多大快取、多少記憶體控制器。但面積越大，一片晶圓能切出的晶片越少、撞上製造缺陷的機率越高，良率與成本壓力一起上升。

更麻煩的是記憶體牆。GPU 效能一直往上衝，單位時間要讀寫的資料越來越多。資料喂不上，再貴的 GPU 也只能停下來空等。解法是把高頻寬記憶體 HBM 直接搬到 GPU 旁邊——H100 搭配 HBM3、容量 80GB、頻寬達每秒 3.35 TB（SXM 版口徑；PCIe 版為每秒 2 TB）。

新問題也就跟著來了：中間一顆獨立的 GPU 裸晶，周圍好幾組由多層晶片堆起來的 HBM，怎麼在有限空間裡鋪成千上萬條極細線路、讓資料以每秒數 TB 高速穿梭？這一次封裝要解的，已經不再是一顆晶片怎麼接外部電路板，而是多顆晶片在一個封裝內部，怎麼實現高密度、高頻寬、低延遲、低功耗的互連。承載這些線路的平台，得同時滿足線路夠精細（亞微米級）與熱膨脹匹配兩個條件。傳統 ABF 有機封裝基板這兩點都不夠，於是矽中介層登場，先進封裝正式接手。

核心判斷：先進封裝真正的轉折不在工藝變複雜，而在它的定位變了——從晶片做完之後才考慮的最後一道工序，升級成決定 AI 晶片效能、頻寬、功耗、產能的效能放大軸。當電晶體微縮這條老路走到光罩牆，把更多矽整合進同一個封裝，就成了繼續擴算力的主要路徑。判斷這條軸有沒有走偏的單一指標：同尺寸封裝能整合多少有效矽、跑多快還在不在往上。

🔗2.5D 橫向拼接：CoWoS 三分類與光罩蛙跳

先進封裝的第一條路線，是在平面上把多顆晶片並排連起來，業界叫 2.5D。台積電的招牌是 CoWoS——先把多顆晶片集成在晶圓級的連接結構上，再整體裝到封裝基板。核心零件是矽中介層，一塊用晶圓製程加工出來的超高精度微電路板，線寬線距能做到亞微米，且跟上方的 GPU、HBM 主體都是矽，熱膨脹特性接近。分工是這樣的：GPU 與 HBM 底部密密麻麻的微凸塊負責垂直接入矽中介層，中介層內部的精細線路負責橫向布線，再打矽通孔貫穿向下送到 ABF 封裝基板，最後靠底部 BGA 錫球接上主機板——先進封裝並沒有拋棄傳統 BGA，而是在傳統封裝基板之上多疊了一套更精密的互連系統。

順帶一提，很多科普講 CoWoS 只講 S 跟 L，漏掉了中間這條走有機重佈線層、比較省成本的 CoWoS-R，但它正是理解「不同 AI 晶片為何選不同封裝」的關鍵一環。尺寸這條線還有一場光罩蛙跳在打：

Intel 2028 的 12× 確實短暫超越台積電 2027 的 9.5×，但台積電 2029 的 14× 又反超——這是兩家輪流蛙跳，不是誰一勞永逸。

核心判斷：這條路線最該盯的不是誰的光罩倍數暫時領先，而是載體之爭。CoWoS-L 的重佈線層中介層長在 300mm 圓晶圓上，被晶圓尺寸與光罩上限死死綁住；Intel EMIB 把矽橋直接埋進有機基板、沒有晶圓載體，能跳過晶圓尺寸牆。同一顆最大尺寸的中介層，在圓晶圓上的利用率只有約 51%，換到矩形面板能拉到約 75%。這個結構差異會一路發酵，直到玻璃核心面板成熟、把雙方拉回同一起跑線為止。判斷下一輪格局的最關鍵單一指標，是載體從圓晶圓走到矩形面板、再走到玻璃核的進度。

🧩Chiplet 與 3D 堆疊：把晶片拼大、把記憶體疊高

單顆撞了光罩牆，還有兩條路可走：橫著拼、豎著疊。

橫著拼就是小晶片 Chiplet——既然一顆做不大，那就做兩顆接近極限的、再拼成一顆。NVIDIA B200 就是這樣：兩顆各約 800 平方毫米的裸晶都已是光罩極限，用 CoWoS-L 拼起來，電晶體合計 2,080 億、正好是 H100 的 2.6 倍。兩顆之間靠專用的晶片間互連，頻寬達每秒 10 TB。物理上是兩顆，但對 CUDA 軟體與 AI 大模型來說，它仍然是一顆完整的 GPU。這一步代表一顆 GPU 從一整塊矽，變成了多顆裸晶組成的封裝級系統。

CoWoS-S 到 CoWoS-L，正是 Hopper 到 Blackwell 的分水嶺。

豎著疊就是 3D 堆疊，最典型的代表是 HBM 本身。一組 HBM 拆開會看到最下面一顆負責控制連接的基底裸片，上面一層層減薄的 DRAM 垂直堆疊。每層打矽通孔貫穿、再用微凸塊把相鄰兩層接起來。B300 這代用的 HBM3E 疊到 12 層、總容量 288GB，H100 那代則是 8 層——從 8 層到 12 層，佔地幾乎不變，單組容量卻多了 50%。層間的連接方式也在升級，從傳統微凸塊走向混合銅鍵合，這是先進封裝下一個大題材。一橫一縱這樣收：橫向拼接突破的是單顆晶片與單個封裝的面積限制，縱向堆疊提高的是單位面積能容納的晶片數量。

核心判斷：3D 這條線最值得盯的，是價值悄悄換了一層主人。過去 HBM 的價值主要在那疊 DRAM，但當客製化 HBM 把記憶體介面邏輯從加速器搬進基底裸片、而基底裸片是走先進邏輯製程做的，價值就從記憶體核心往下移到了基底裸片與邏輯。客製晶片設計商 Marvell 自報這樣能把介面功耗降約 70%、釋出加速器約 60% 的矽面積（廠商口徑、尚未獨立驗證）。NVIDIA 也已宣布 Feynman 世代要用客製化 HBM。這代表記憶體廠與邏輯代工的分工正在重畫。

📐扇出與載板：從重佈線層、ABF 到玻璃基板的接力

第四條路線是扇出型封裝。傳統做法要先把裸晶裝在封裝基板上、再由基板把接口向外展開；扇出型則是先用模塑材料包住裸晶，直接在表面做重佈線層把接口往外扇出，可以減少甚至取消傳統封裝基板，讓封裝更薄更小、信號更短。它一開始用在手機、穿戴這類對體積功耗成本敏感的晶片，隨著重佈線層精度提升，也往網路晶片、小晶片、高效能運算延伸。

這裡有個常被混淆的三層結構要先分清楚：最上面是封裝級的互連（矽中介層與重佈線層），中間是把訊號扇出的封裝載板（今天是 ABF 有機載板、未來走向玻璃核載板），最外圈才是整台伺服器的系統板材料（CCL 覆銅板與玻纖布）。玻璃核基板打的是 ABF 載板那一層，不是最外圈的系統板——這兩組東西常被市場混為一談。

而載體之爭的下一棒正是玻璃：當圓晶圓的尺寸牆越來越擠，用方形玻璃面板取代圓晶圓、解掉邊角浪費與翹曲，就成了 CoWoS 的接班平台，面積利用率可以從圓晶圓的四五成拉到八九成。但這是 2028 年下半才進量產的故事，現在還在製程驗證階段。

🏭產業結構：一體化廠對獨立封測，價值集中在哪道工序

把玩家攤開，先進封裝大致分兩類，各家平台名字不同，底層仍是前面那幾種技術：

一體化廠能把晶片設計、晶圓製造、先進封裝放在一起協同開發——晶片架構與封裝架構從一開始就是共同設計，這也是為什麼 NVIDIA、AMD、雲端大廠跟先進晶圓廠綁得越來越深：它們選的不只是一家代工廠，而是製程、封裝、HBM、基板、設計工具綁在一起的整套技術生態。

獨立封測廠不擁有最先進的邏輯製程，訂單主要來自兩個方向：承接晶圓廠主導的先進封裝分工外溢，以及靠自家平台從設計階段承接非旗艦的 AI 晶片。以 CoWoS 為例，前段做矽中介層、把 GPU 與 HBM 貼上晶圓級連接平台的那道工序，涉及亞微米線路，技術壁壘與資本投入最高，台積電長期自留；完成後把集成好的系統切下來、裝到面積更大的有機封裝基板，這道後段組裝才會外溢給獨立封測。

核心判斷：價值集中在最難的前段那道工序，壁壘最高、資本最重、良率最難，利潤率最高。獨立封測靠後段組裝測試加上逐步升級的晶圓級能力，去接那塊外溢的單。格式戰真正的結構性贏家是封測廠，尤其像安靠這種雙押軍火商，同時接台積電的溢出單跟英特爾的委外組裝，兩邊長約鎖住，無論哪家封裝格式贏，它都收得到錢（軍火商定性為分析師觀點、未經官方背書）。但要誠實：封測廠吃的是外溢與後段，不是最肥的前段。判斷封測廠成色的指標，是它能不能更早介入晶片設計、把晶圓級封裝能力往前段推。

🇨🇳中國封測能分一杯羹嗎

對台灣的美股投資人來說，這題要換個角度看，但答案值得攤開：

關鍵數字：長電 2025 年先進封裝營收約 270 億人民幣、占總營收 69.5%；通富跟 AMD 綁得最深（AMD 約占它營收 52%、承接 AMD 逾八成封測訂單），是三家裡 AI 算力彈性最扎實的一家（以上數字與等級對位為券商與媒體口徑、未經官方確認）。

跟台積電差多遠？2026 年底台積電 CoWoS 有效產能約每月 12.7 萬片，大陸 CoWoS 合計不到每月 2 萬片、全球占比不到 11%。更真實的卡點在設備材料：先進封裝設備國產化率不到 20%、高端幾乎為零，材料只有一到兩成，混合銅鍵合設備跟龍頭 BESI 還差一到兩代。

核心判斷：中國封測能分一杯羹，但要看清分的是哪一段——真實機會在後段承接與中低端，高端主桌暫時上不去。最高端的大尺寸 CoWoS-L 合封對標 B200 與 H200、供華為昇騰，目前以盛合晶微一家為主，那一檔並不是這三雄。真正決定它們能不能往上走的單一指標，不是誰喊了多少產能，而是設備材料國產化率能不能從不到 20% 往上爬。

💎價值流向：哪個環節最稀缺、哪個只是題材

把整張地圖收成一句話：先進封裝的封裝越做越大、線路越做越細、堆疊越做越高，這些變化最終會把價值帶去哪裡？下面這張受益層級表，按稀缺程度與距離兌現多遠兩個軸把各環節分層：

支撐這張表的硬數字：台積電 2026 年 CoWoS 月產能從 2024 年底的 3.5 萬片擴到 13 到 15 萬片、約翻四倍，2026 年資本支出約 520 到 560 億美元絕大部分砸在先進封裝，嘉義先進封裝基地一期已在 2026 年 6 月量產、要成全球最大。即便如此，NVIDIA 一家就吃掉台積電先進封裝約六成配額（產業估算、非台積電官方）。Rubin 基礎款用的就是 4× 光罩的 CoWoS-L、288GB 的 HBM4、頻寬展望約 22 TB，2026 下半起出貨。產能翻了四倍還是緊，這就是稀缺兩個字的實感。

核心判斷：真卡脖子的是三個環節：前段封裝產能、HBM、矽中介層——它們的共同點是壁壘高、共同設計綁定深、產能翻倍也趕不上需求，這是收租能力最強的一層。設備與材料是隱形收費站：曝光機、檢測、玻纖布、ABF 載板，它們不像產能那樣稀缺，但只要 AI 封裝在放量，每一片都要過它們的路。玻璃面板的兌現要等到 2028 下半，部分中國國產替代則卡在設備材料的國產化天花板。判斷這張表有沒有翻掉的單一指標，是先進封裝產能與需求的缺口：缺口還在，最稀缺那層就繼續收租；缺口一旦被翻倍的產能填平，價值就會往設備材料這種收費站傾斜。

⚔️反方論點

把最強的幾個反面觀察攤開，這張地圖才站得住。

第一，稀缺可能被誇大了。有資深產業分析師的供應鏈緊度矩陣，把先進封裝評為沒市場想得那麼嚴重，認為真正緊的是 HBM、矽光子、共同封裝光學這些，先進封裝本體反而還好。當台積電先進封裝產能翻四倍上線，短缺溢價本來就會收窄。回應：稀缺的重心確實會隨產能移動，所以受益層級表才要盯缺口這個動態指標，而不是把稀缺當成永久狀態。

第二，大尺寸的良率是真風險。CoWoS-L 的 9.5× 大尺寸中介層是產業首見，初期良率可能偏低、量產時程可能延。NVIDIA Rubin Ultra 原本規劃四顆裸晶，就因為基板翹曲問題一度砍回兩顆裸晶（供應鏈與媒體口徑、非官方措辭）。技術藍圖上的光罩倍數，跟量產良率之間，永遠有一段沒被定價的距離。

第三，需求若反轉，先裂的是靠放量撐的那層。這張表最脆弱的不是最稀缺那層，反而是靠 2026 下半放量撐起來的外溢承接端與載板量價背離。如果 AI 資本支出的節奏不如預期，先受傷的是這些靠放量說故事的環節，而不是被綁死配額的前段工序。

第四，國產替代的時間軸容易被高估。中國封測的需求缺口是真的，但把缺口直接讀成國產化會快速補上是兩回事。設備國產化率不到 20%、高端幾乎為零，這種結構性落差不會因為需求旺就在一兩年內填平，方向與速度要分開看。

---

⚠️風險與注意事項（必讀）

---

🧭研究結論與追蹤框架

先進封裝是一張價值往最難那道工序集中的地圖。盯緊這五條線，數據往哪走，方向就往哪偏：

---

📋一頁速看

---

📚來源與參考

本文每個關鍵論點都有對應公開來源，按權威分三級列出。技術數字均回一手核對，前瞻與客戶類聲稱標明為預期或估計。

第一級公司官方加 SEC 主要文件

• NVIDIA Rubin Platform 官方發佈（NVIDIA newsroom，Rubin 4× 光罩 CoWoS-L、288GB HBM4、2026 下半供貨）
• NVIDIA H100 Tensor Core GPU 官方產品頁（800 億電晶體、814 平方毫米、HBM3 80GB、每秒 3.35 TB）
• NVIDIA Blackwell 架構官方頁（B200 雙裸晶、每秒 10 TB 晶片間互連、HBM3E）
• 長電科技官網 XDFOI 平台規格（4nm 組裝、最大封裝約 1,500 平方毫米、線寬 2 微米）

第二級產業專業媒體加分析師報告

• Tom's Hardware：NVIDIA Vera Rubin 平台深度（Rubin Ultra 四 tile 加兩 I/O 加 16 HBM4E、CoWoS-L 9.5 光罩）
• IEEE Spectrum：Intel Advanced Packaging for AI（EMIB-T 規格骨架、矽通孔垂直供電）
• Wedbush：TSMC 2026 資本支出投入先進封裝擴產（2026 資本支出約 520 到 560 億美元）
• Astute Group：NVIDIA 取得約六成先進封裝配額
• 鈦媒體：中國先進封裝與台積電差距（2026 底台積電先進封裝約每月 12.7 萬片、大陸不到每月 2 萬片、設備國產化率）
• Spheron：NVIDIA Rubin R100 規格解析（Rubin 288GB HBM4 記憶體頻寬展望約每秒 22 TB，依 GTC 2025 藍圖與 CES 2026 確認）

第三級財經媒體與產業分析

• TrendForce：先進封裝產能與擴產追蹤（先進封裝總產能與溢出單分配）
• 中國證券時報：長電科技 2025 年報（先進封裝營收占比 69.5%、通富 2026 年第一季財報）

數據規格與產能來源

• 晶片規格：NVIDIA 官方產品頁與 GTC 發表、TechInsights 裸晶拆解
• 產能配額：TrendForce、Morgan Stanley 供應鏈估算，標明為估算、非官方揭露

方法事實核查方法論

本文每個關鍵論點至少要求兩個獨立來源、優先第一級。文中所有技術數字——包括電晶體數、裸晶面積、HBM 容量頻寬與堆疊層數——全部回 NVIDIA 官方、TechInsights 與 JEDEC 交叉核對後採用，並對以下易錯口徑做了校正：H100 的每秒 3.35 TB 為 SXM 版專屬、8 層指堆疊高度而非 8 顆 HBM、HBM4E 尚無統一標準。涉及未來預期，包括光罩倍數藍圖、客製化 HBM 紅利、中國國產化時程，一律標示為預期或估計、不假裝是事實。

系列內部對讀

• Intel EMIB-T 是真機會，但「只有英特爾能做」是假命題（先進封裝系列第一篇，EMIB 路線與光罩蛙跳的完整拆解）
• 先進封裝系列另有 CoPoS 化圓為方、HBM4E 封裝三重牆、客製化 HBM 基底裸片、CoWoS 擴產結構贏家等篇，是各條稀缺線的兌現時鐘專篇

---