TPU 需求上修塞爆 CoWoS，溢到 Intel EMIB 的封裝單先落到誰的營收？

📈需求上修不是口號，是改過的數字

要談受益，得先確認催化事件為真。這波不是單一傳聞，是好幾個獨立機構同步把數字往上調。

• 研究機構 TrendForce 把資料中心客製晶片的市場規模預估，從原本的 500 億美元上修到 700 億美元，時間點抓 2028 年。
• 同一份口徑裡，客製晶片 2026 年銷售看增 45%，對比一般 GPU 出貨量增 16%。
• 最具體、最有數字的一筆落在 Intel 身上：據 The Information 轉述，Google 在 2028 年向 Intel 下單封裝的 AI 晶片超過 300 萬顆，約當它當年 TPU 產出的一半；摩根士丹利分析師 Charlie Chan 給的比例接近。

這些數字要分兩種來看。市場規模與出貨量是機構估算，屬於前瞻、會再修；但「上修」這個動作本身是事實，代表賣方對這條需求的信心在往上加碼，而不是往下砍。需求端的疑問，已經從一年前的「會不會發生」，變成「量有多大、誰接得住」。

---

🔀為什麼上修的單會溢到 Intel EMIB，而不只是台積電

📎 知識卡 ASIC 需求爆發，錢先流到哪一層

受惠不是齊頭並進，由直接到間接分四層——越靠設計、製造越先受惠，封裝越後面。

設計端是最短路徑：博通（AVGO）是誰自研晶片都繞不開的 TPU 設計軍火商、Google 自研 TPU，第一個受惠。製造層是台積電（TSM），造計算晶片本體、又握 CoWoS。封裝鏟子層是矽電容（愛普 6531、力積電 6770）、ABF 載板（欣興 3037、南電 8046）與封測（Amkor），對誰贏中性。封裝第二供應是最間接的選擇權曝險：英特爾（INTC）用 EMIB 承接溢出、外部代工只佔營收約一個百分點，HBM 端的 SK hynix 在測 EMIB——看好英特爾要另外靠 CPU 論點站。

需求上修，第一個受益的直覺應該是封裝龍頭台積電。但這裡卡著一個結構性瓶頸，正是這條溢出邏輯的起點——攤成三段看最清楚。

多家產業估算指輝達拿走 2026 年台積電 CoWoS 約六成配額，這是估算值、範圍落在五到六成五之間、非台積電官方揭露，但方向一致。剩下的四成，要留給超微、Google TPU、亞馬遜 Trainium、微軟 Maia、Meta MTIA 與蘋果一起搶。台積電不是沒擴產，它 2026 年砸約 520 到 560 億美元資本支出，把 CoWoS 月產能從 2024 年底的約 3.5 萬片晶圓，拉到 2026 年底的約 13 萬到 15 萬片，大約翻了四倍。問題是輝達自己的 Rubin 世代用的是 4 個 reticle 起跳的巨大晶片，單顆吃掉的封裝面積遠比上一代大，產能翻四倍也未必追得上需求淨增。

於是 TPU 這種同樣是大晶片、吃載板、對先進封裝胃口很大的產品，自然要找第二條路。Intel 的 EMIB 就是那條路，而它的技術規格剛好對得上大晶片的胃口。根據 Intel 在 ECTC 揭露、IEEE Spectrum 引述封裝技術副總 Rahul Manepalli 的規格，一個 EMIB-T 封裝體可以容納超過 10,000 平方毫米的矽、整體面積超過 21,000 平方毫米、約四張半信用卡大，用超過 38 條矽橋連接相當於 12 個以上的全 reticle 晶片，支援 HBM4。這套規格截至報導仍標在 R&D 階段，但方向清楚，封裝越做越大，每一顆就要塞更多矽橋、更多記憶體、更多供電元件。

還有一個常被行銷語言誇大、但拆開來確實成立的結構優勢：Intel 把矽橋直接埋進矩形的有機基板，沒有圓形晶圓這個載體，不受晶圓尺寸上限綁死。市場常引用的「面板利用率約 90% 對比晶圓約 60%」是 Intel 官方講法；付費分析師 Vikram Sekar 另用面積數學給了同方向的獨立估算，一顆 14 倍 reticle 的大中介層放在圓晶圓上約 51%、在矩形面板上約 75%。兩組口徑不同、不能畫等號，但都指向同一件事：矩形面板裝得下更多大封裝。

---

🔗需求上修怎麼變成訂單：一條只能上下夾擊的傳導鏈

這是這篇最想講、也最難講清楚的部分。我們把這條鏈拆開查證後，得到一個誠實但不完美的結論，頭尾兩端都有查得到的數字，中間那顆最關鍵的螺絲，公開查不到。

這代表任何跟你說「TPU 要幾百萬顆、每顆用 X 顆矽電容、所以某公司要賺 Y」的由下而上精算，中間那個 X 是掰的。負責任的做法是反過來，用上端的需求量級與下端的營收軌跡上下對齊，看兩頭的方向與速度合不合得起來，而不是假裝中間有一把精準的尺。攤開研究的限制，本身就是這份研究的一部分。下面這張表，就是這條傳導鏈的四層地圖。