產業深度 · 先進封裝 · ISSUE #212
十種封裝技術其實只有四個層級：一顆晶片怎麼接出來，每一層誰在收錢
封裝科普通常停在「這是什麼」，很少有人接著回答「這一段誰收錢」。這篇先把常見總表的十項重排成四個層級，再把每一層的收費站標出來，最後停在正在裂開的那一道接縫。
一顆晶片在晶圓廠做完之後，還不能直接裝進手機或伺服器。它得先被接出來：晶粒內部的電路，訊號與電力都要有路徑通到外面的世界，過程中還要被保護、把熱導掉。這道工序叫封裝。
網路上流傳的封裝入門總表，通常是這樣排的：銲線、覆晶、晶圓級晶片尺寸封裝、扇入、扇出、系統級封裝、小晶片、二點五維中介層、三維堆疊、混合鍵合。十個名詞一字排開，每一項配三行特色與應用。名詞本身多半沒寫錯，看完卻有兩件事沒被回答。
第一件是這十項彼此的關係。並列著寫，等於說它們是同一個層次的十件事。實際上其中有一項是重複的，另外幾項也不在同一個維度：小晶片、二點五維中介層與三維堆疊是疊在別項之上的方法，混合鍵合則是這些方法內部使用的接合手法，它們都不是另一種「把晶片接出來」的接法。
第二件是錢。封裝科普通常停在「這是什麼」，很少有人接著回答「這一段誰收錢」。而在封裝這條鏈上，錢的分布跟技術先進度並不同步：技術最老的那一層，今天用量仍然最普遍；最受關注的那一層，價值高度集中在少數幾家手上。兩者的定價邏輯完全不同。
這篇補的就是這兩塊。先修掉重複的那一項，再換一條軸把十項重排，最後在每一層掛上設備商與封測廠，看誰在收錢。重排完的對照長這樣：
| 常見總表的十項 | 重排之後落在哪裡 |
|---|---|
| 銲線 | 第一層，從晶粒邊緣拉線出去 |
| 覆晶 | 第二層，把晶粒翻面、整面落下去 |
| 晶圓級晶片尺寸封裝 | 第三層的族名，整片晶圓做完再切 |
| 扇入 | 第三層的第一支，接點留在晶粒範圍內 |
| 扇出 | 第三層的另一支，接點擴到晶粒範圍外 |
| 系統級封裝 | 第四層，多顆晶片裝進同一個殼，屬於組裝策略 |
| 小晶片 | 疊在四層之上，把做不大的晶粒拆小再拼回來的設計決策 |
| 二點五維中介層 | 疊在四層之上，處理多顆晶粒之間的高密度橫向互連 |
| 三維堆疊 | 疊在四層之上，往上疊、用垂直通道接起來 |
| 混合鍵合 | 三維堆疊與小晶片共用的接合手法，現在裂得最開的一道縫 |
也就是說，十項的真正結構是四個層級、三種疊在上面的方法，加上一道接合手法。四個層級是地基，人工智慧用的那三種疊在地基之上，而最後那一道手法，是這篇的終點。
這道縫現在的狀態，值得先講一句。混合鍵合常被寫成新一代技術、主要用在 HBM4，這兩句都要修：它早就在量產，而 HBM4 這一代，兩大記憶體廠的鍵合路線仍在分歧、仗還沒打完。真正的分水嶺畫在堆疊層數上：疊到 16 層，現行的熱壓鍵合還撐得住；疊到 20 層與 24 層，堆疊熱阻會變成主宰因素，那時非混合鍵合不可。
先修分類：晶圓級那一族常被拆成三格
重複的那一項，落在總表的第三格到第五格之間。常見的排法是把晶圓級晶片尺寸封裝、扇入、扇出並列成三種技術，這三個並列不成立。
晶圓級晶片尺寸封裝指的是製程順序：在整片晶圓上完成封裝之後才切割，而非先切成單顆晶粒再一顆一顆封。扇入是這一族的第一種形式，名稱來自早期這類元件原本設計成銲線元件，接墊沿著晶粒周邊排列。它的中介層與晶粒同尺寸，維持真正的晶片尺寸概念，最終封裝大小與原始晶粒幾乎相同。
扇入有一個先天限制：接點必須全部排在晶粒面積之內，還得維持足夠的球距，能塞進去的輸出入接點數因此有上限。扇出就是為了解掉這個限制而來，它用比晶粒更大的中介層，接點可以延伸到晶粒範圍之外。
關鍵在於，扇入與扇出用的是同一套晶圓級封裝基礎技術，差別主要在中介層尺寸，以及由此決定的輸出入能力。所以正確的關係是一族兩支，而不是三種並列的技術。
這一項值得修，因為分類決定了後面所有的理解。把一族兩支拆成三格，會讓同一族的兩支看起來像兩件互不相干的事，也遮掉扇入與扇出共用同一套設備與材料供應鏈這個事實。
重排主軸：接點怎麼從晶片接出來，只有四個層級
分類修完，還有第二個問題：這類總表到底是按什麼軸排的？答案是沒有統一的軸，製程順序、封裝結構與應用場景混在一起，所以扇入會跟系統級封裝並列，二點五維中介層會跟銲線並列。
換一條軸就清楚了。封裝要解的核心問題只有一個：一顆做好的晶粒，怎麼把它內部電路的訊號與電力接到外面的世界。按「接點怎麼從晶片接出來」來排，主流方法只有四個層級，而且是一層接著一層長出來的，後面每一層都在解掉前一層撞到的上限。
2.1第一層：從晶片邊緣拉一條線出去
最早、也是今天用量仍然最普遍的方法，是銲線。在晶粒的接墊與封裝基板之間拉一條極細的金屬線，一端焊在晶粒上、另一端焊在基板上，一條一條拉。線材早年多用金線，後來大量轉向成本較低的銅線。
這個方法的特徵是接點只能排在晶粒的周邊，因為線要從邊緣拉出去。這決定了它的上限：一顆晶粒的周長有限，能拉的線數就有限。它的優點同樣明確：製程成熟、設備折舊多半跑完、良率穩定、單顆成本最低。
微控制器、類比晶片、電源管理晶片、車用電子與工業控制，這些對成本敏感而對頻寬要求沒那麼極端的產品，今天仍然大量使用銲線。
不過這一層的定位正在被重新調整。銲線常被歸類成折舊完的成熟生意，但銲線設備龍頭 Kulicke & Soffa 的代理執行長暨財務長 Lester Wong 在 2026 年 8 月 5 日的法說會上表示，資料中心市場對銲線技術的依賴程度至少不低於傳統市場，而且資料中心同時帶動了熱壓鍵合與銲線兩邊的需求。
同一場法說會的轉錄另記終端市場拆分，一般半導體季增 52.6%，記憶體只有 8.8%，車用與工業 9%，跑最快的是一般半導體這一格。要註明的是，這兩段都取自第三方逐字轉錄、尚未回到公司原始簡報核對；公司也未拆出資料中心的營收佔比，一般半導體這一格是否等於資料中心，公開拆分無法驗證。
2.2第二層：從晶片底面直接落下去
當中央處理器與繪圖處理器開始要求更高的傳輸速度，周邊拉線就不夠用了。解法是把晶粒翻過來，讓有電路的那一面朝下，在整個底面長滿錫凸塊，直接落在基板上。這叫覆晶。
翻面帶來三個結構性好處。接點從一圈周長變成一整個面積，數量級直接跳上去；訊號路徑從「繞邊拉出去再回來」縮短成「垂直落下」，延遲與損耗都降低；晶粒的背面朝上空出來，可以直接貼散熱蓋，熱路徑比銲線短。
代價是製程複雜度與成本都上一個台階，凸塊成形、對位精度、底部填膠都是新工序。所以覆晶沒有取代銲線，它是在需要的地方接手。今天的中央處理器、繪圖處理器、可程式邏輯閘陣列、人工智慧加速器與手機應用處理器，主流都走覆晶。
2.3第三層：整片晶圓一起做完再切
前兩層都是先把晶圓切成單顆晶粒，再一顆一顆處理。第三層改變的是順序：在整片晶圓上就把封裝做完，最後才切開。
好處是規模效應。同一道製程一次處理整片晶圓上的所有晶粒，單位成本下降，而且因為省掉了傳統封裝基板，封裝尺寸能壓到與晶粒幾乎相同、厚度也更薄。
這一族分兩支，就是前面修過的扇入與扇出。扇入的接點留在晶粒範圍內，封裝小、成本低，用在電源管理晶片、射頻晶片、微機電感測器、顯示驅動晶片這類小型元件。扇出用更大的中介層把接點往外擴，在晶粒外圍多爭取空間，因此能支援更多輸出入，用在手機應用處理器、穿戴裝置這類既要小又要接點多的產品。
扇出還有一個結構特性值得記住：它用模塑材料把晶粒包住，直接在表面做重佈線層把接點扇出去，可以減少甚至取消傳統封裝基板。這條線後來一路長進了人工智慧的封裝裡，第五節會接回來。
2.4第四層：好幾顆裝進同一個殼
前三層處理的都是一顆晶粒怎麼接出去。第四層換了問題：好幾顆功能不同的晶片，怎麼裝進同一個封裝。
系統級封裝就是這件事。中央處理器、記憶體、電源管理晶片、藍牙與無線網路晶片各自是獨立的晶粒，甚至來自不同的製程世代與不同的代工廠，把它們封在同一個殼裡，對外就像一顆元件。這跟系統單晶片是兩回事：系統單晶片是把所有功能做在同一片矽上，系統級封裝是把不同的矽裝在同一個殼裡。
前者的好處是整合度最高，代價是所有功能都得用同一種製程做，而且任何一塊出問題整顆報廢。後者容許混搭，每個功能挑最適合的製程，開發彈性大很多。智慧手錶與無線耳機這類體積受限、功能又雜的產品，是系統級封裝最典型的舞台。
值得注意的是，系統級封裝內部仍然要用到前三層的方法接線。它是組裝層次的概念，不是第四種連接方式。四個層級的關係是三種連接方法加一種組裝策略。
我的判斷：判讀是：銲線的重估空間來自資料中心把它的量拉起來，而非技術換代。最關鍵的單一指標，是一般半導體在終端組合裡的佔比能不能繼續拉高。什麼情況我會改看法：若下一季一般半導體的季增明顯回落、而記憶體與車用工業補上來，那這一輪就是設備週期反彈、不是結構改變。
每一層誰收錢
四個層級講完了，接下來是這篇的第三件事：錢。四個層級的技術差異寫在教科書裡，商業差異寫在財報裡，而後者很少被放進同一張表。
| 層級 | 設備端 | 承接製造端 | 這一層的定價邏輯 |
|---|---|---|---|
| 銲線 | Kulicke & Soffa 的球型與楔型銲線設備分部 | 委外封測廠與整合元件廠自有產線 | 機台加耗材，設備多已折舊，靠量 |
| 覆晶 | 凸塊與貼合設備商 | 委外封測廠為主 | 產能與良率，規模決定成本 |
| 晶圓級 | 晶圓級鍵合設備，Kulicke & Soffa 的球型銲線設備分部亦涵蓋此類 | 晶圓代工廠與委外封測廠 | 製程知識與材料，價值往上游跑 |
| 系統級封裝 | 通用組裝設備 | 委外封測廠統包 | 整合能力與客戶關係，賣的是統包 |
把上表換成具名標的，就是這篇能追蹤的清單。設備端有兩格本文找不到可靠的具名對象，留白不硬填：
| 層級 | 可追蹤的標的與它在這一層的角色 |
|---|---|
| 第一層 銲線 | 設備端 Kulicke & Soffa KLIC；承接製造端 日月光投控 ASX、Amkor AMKR |
| 第二層 覆晶 | 承接製造端 日月光投控 ASX、Amkor AMKR；設備端本文未取得具名對象 |
| 第三層 晶圓級 | 設備端 Kulicke & Soffa KLIC 與 BESI；承接製造端 台積電 TSM、日月光投控 ASX、Amkor AMKR |
| 第四層 系統級封裝 | 承接製造端 日月光投控 ASX、Amkor AMKR 統包；設備端本文未取得具名對象 |
| 疊在四層之上的三種方法 | 二點五維由台積電 TSM 的 CoWoS 承載，日月光與 Amkor 以溢出單承接；三維堆疊與小晶片這一側，AMD 是唯一採用台積電 SoIC-X 的加速器廠 |
| 四層之外的接合手法 混合鍵合 | 設備端 BESI；TOWA 在壓縮模封這個子環節；記憶體廠的採用路線仍在分歧，見第六節 |
3.1設備端：機台加耗材，客戶認證是門檻
Kulicke & Soffa 分四個報告分部：球型銲線設備、楔型銲線設備、先進解決方案、售後產品與服務，其中球型銲線設備分部貢獻多數營收，並且涵蓋晶圓級鍵合設備。它 2026 會計年度第三季的淨營收 3.304 億美元，毛利率 47.8%，營業利益 6,830 萬美元、營業利益率 20.7%，淨利 5,740 萬美元，稀釋後每股盈餘 1.07 美元。財季結束日是 2026 年 7 月 4 日。
這組數字要跟前一年同期並排才看得出變化：當時營收 1.484 億美元、營業利益率是負的 4.1%。本季營收年增約 123%，營業利益率從負轉正到 20.7%。公司給第四季的指引是淨營收約 3.75 億美元、上下 2,000 萬美元，財季結束日 2026 年 10 月 3 日；這是前瞻指引、不是已實現數字。
3.2承接製造端：賣的是產能與良率
日月光投控是全球最大的委外封裝與測試廠。它 2026 年第二季的合併營收是新台幣 1,910.64 億元、年增 26.7%、季增 10.0%，合併毛利率 21.0%。這個總數拆開之後，把「封裝這一段誰收錢」講得很直接。
封裝與測試這個分部貢獻 1,261.48 億元、年增 36.3%、季增 12.2%，該分部毛利率 27.3%、前一季為 26.0%，營業利益率 15.7%。另一半的電子代工服務分部貢獻 657.89 億元、年增 11.9%、季增 6.3%，該分部毛利率只有 8.9%、前一季還有 9.5%。
兩個分部的毛利率差 18.4 個百分點，而且方向相反：封測在改善、電子代工在退。同一家公司裡，做封裝測試的那一半賺的是另一半的三倍毛利率，成長也快三倍。
資本支出把這件事講得更白。該季設備資本支出合計 16.95 億美元，其中封裝 8.40 億、測試 8.04 億、電子代工服務 0.49 億、其他 0.02 億。封裝加測試合計 16.44 億、約當總額的 97%。
這個量體值得跟設備端對照：日月光一個季度買設備花的 16.95 億美元，約當 Kulicke & Soffa 時間相近的同一季總營收 3.304 億美元的五倍。封測廠與整合元件廠的資本支出，就是設備商的營收來源，這是這條鏈上最乾淨的一組上下游對照。
其餘幾格也各有專責的玩家。Amkor 是另一家大型委外封測廠，它同時握有 NVIDIA 的 15 億美元多年期先進封裝與開發協議、含預付款，以及台積電的美國長期先進封裝與測試合作。設備端另有一格：TOWA 的 HBM4 壓縮模封機台在這個子環節幾乎沒有對手，此定位來自單一分析來源、目前無公開市佔數字。
3.3跨層：玩家正在往彼此的層移動
這張表最有意思的地方，是它正在失效。
Kulicke & Soffa 的基本盤在第一層，但它的先進解決方案分部 2026 會計年度目標營收超過 1 億美元，本季認列較上季紀錄再高 20%，而 2027 會計年度的熱壓鍵合營收展望是 1.5 億至 2 億美元。更往上，公司規劃在 2027 會計年度上半年交付一台混合鍵合機台給客戶，同時投資面板級鍵合。要標清楚的是，這台機台是計畫、還沒交付，而且這些數字來自法說會轉錄。
反方向的位置也存在。BESI 的基本盤橫跨晶圓級與基板級組裝，同時是混合鍵合這一層公開採用數字最完整的供應商，兩家在中間那一層短兵相接。兩家跨層的相對位置是依公開產品線推估、非公司揭露，而且這一層目前沒有公開的機台市佔數字。
我的判斷：判讀是：四個層級不是四批公司各自收錢，玩家正在往彼此的層移動，靜態的受益層級表只是某個時點的切片。最關鍵的單一指標，是設備商跨層產品的營收佔比。什麼情況我會改看法：若跨層產品的營收佔比連續兩年停在個位數，那就是研發佈局、不是商業入侵，靜態分層仍然成立。
人工智慧那一端：四層之上又疊了一層
到目前為止講的四層，解的都是同一件事：晶粒怎麼接到外面。人工智慧改變了問題本身，而開頭那張對照表裡疊在四層之上的三項，就是從這個新問題長出來的。
單顆晶粒能做多大，被曝光機的光罩尺寸卡死。頂級加速器早就貼著這道牆設計，做不了更大。同時繪圖處理器的算力一直往上衝，資料餵不上去就只能空等，於是高頻寬記憶體必須搬到緊鄰的位置。這兩件事加總，讓封裝要解的問題從「一顆晶片接到電路板」變成「好幾顆晶片在同一個封裝內部怎麼高速互連」。
4.1疊上去的三種方法
疊在四層之上的方法有三種，這裡把機制講完整，想看尺寸階梯與載體之爭的細節可以往專篇走。
小晶片：一顆做不大，就做兩顆或多顆各自接近極限的，再拼成一個系統。物理上是多顆，對軟體來說仍是一顆。好處是良率。面積越大、撞上製造缺陷的機率越高，切小之後每一顆的良率都回升，而且不同功能可以挑不同製程做。
二點五維中介層：多顆晶粒要並排連起來，中間需要一塊佈線精度遠高於普通電路板的平台，這就是中介層。它用晶圓製程加工，線寬線距能做到次微米級，而且材質與上方的晶粒同樣是矽，受熱膨脹的行為接近，溫度變化時不容易把細線扯壞。台積電的 CoWoS 是這條路的代表，實際上分三種：CoWoS-S 是原始的單片矽中介層，CoWoS-R 把矽中介層換成較便宜的有機重佈線層，CoWoS-L 把矽橋埋進重佈線層中介層、承載今日最大的封裝。
叫二點五維，是因為整合密度遠高於傳統平面封裝，但還沒做到不同功能晶片之間的垂直堆疊。順帶一提，這裡用的重佈線層技術，正是第三層扇出那一支長出來的，扇出與二點五維共用同一套技術血緣。
三維堆疊：把晶粒直接往上疊，用貫穿矽晶片的垂直通道把層與層接起來。高頻寬記憶體就是這樣做的，一組不是一顆完整記憶體，而是最下面一顆負責控制與連接的基底晶粒，上面疊著一層層減薄的動態隨機存取記憶體。垂直堆疊讓資料不必從每顆晶片的邊緣繞出去，路徑短、頻寬高、功耗低。
三種方法的分工可以收成一張表：
| 方法 | 解掉的限制 | 代表產物 | 落在哪一層之上 |
|---|---|---|---|
| 小晶片 | 單顆晶粒做不大、面積越大良率越低 | 多晶粒加速器與中央處理器 | 覆晶之上的設計決策 |
| 二點五維中介層 | 多顆晶粒之間的高密度橫向互連 | 搭配高頻寬記憶體的加速器 | 覆晶與晶圓級之上 |
| 三維堆疊 | 平面擺不下、繞邊路徑太長 | 高頻寬記憶體本身 | 晶圓級之上的垂直整合 |
規模感可以用一個實例定位。AMD 的 MI455X 封裝是 5.5 倍光罩的 CoWoS-L，封裝內邏輯矽 3,470 平方毫米，搭 12 組 HBM4、單封裝 432GB、頻寬 23.3TB/s。
至於這些封裝在哪裡做，產能分布是這樣：依 TrendForce 轉述，CoWoS 產業總產能可達每月約 20 萬片晶圓，台積電 2026 年底約 12 萬片，日月光與 Amkor 以溢出單的身分承接約 8 萬片。
把四層加上這三種放在一起看，價值的分布跟技術先進度並不同步。銲線技術最老，但用量最普遍、而且正被資料中心重新拉動；覆晶技術中等，卻是今天所有高效能晶片的地基；二點五維最受關注，價值卻高度集中在少數幾家能做的手上。真正決定誰賺得到超額利潤的，是這一層有沒有正在換代。換代期間製程知識最值錢、客戶認證最難、替代最慢。
想深挖這一段的，四條路標：先進封裝全景地圖講四條技術路線與價值流向；CoWoS 擠爆之後拆外溢產能怎麼重分配；客製化 HBM講價值往基底晶粒移轉；化圓為方講面板級封裝這條下一棒。
我的判斷：判讀是：價值集中在少數幾道正在換代的接縫上，而不是隨技術先進度線性上升。最關鍵的單一指標，是每一道接縫上「有幾家供應商能做」這個數字的變化方向。什麼情況我會改看法：若某道接縫的合格供應商數量快速增加，那道縫的溢價就會退潮，價值會往下一道還沒打開的接縫移動。
混合鍵合：常被寫錯的那一項，正好是現在最值錢的
那道正在換代的接縫在哪裡？回到開頭那張對照表的最後一格。
入門總表常把混合鍵合寫成新一代技術、主要應用在 HBM4，這個寫法有兩個地方值得修：一個是時態，一個是把還沒打完的路線之爭寫成了定局。修完之後會發現，它正好是四層之外最值得追的那一道縫。
第一，它早就在量產了。 先講清楚它跟前一代差在哪。熱壓鍵合與大量迴流模封底膠這兩種現行做法，都在晶粒之間保留金屬凸塊，靠熱與壓力把上下兩層接起來，後者另外用保護材料處理前者會遇到的翹曲與損傷問題。混合鍵合把凸塊整個拿掉，直接用介電質與嵌入其中的銅接點把兩片矽接在一起，再經熱處理讓銅膨脹連接，互連間距因此能壓到 10 微米以下。這套方法在影像感測器上已經量產多年。在高效能運算這一側，依 SemiAnalysis 於 2026 年 7 月 24 日的整理，AMD 仍是唯一採用台積電 SoIC-X 混合鍵合的加速器廠，MI455 以 8 顆採用 2 奈米製程的運算晶片，疊在 2 顆光罩尺寸的基底晶粒上。把它寫成未來式，讀者會錯過「現在誰已經在用、誰還沒跟上」這個當下就能定價的差別。
第二，HBM4 這一代不是它的統一入口。 這裡是一場還在打的仗，兩大記憶體廠各走各的路。依媒體轉述，三星將於 HBM4 採用混合鍵合，並陸續為 HBM4 專用的混合鍵合產線導入設備；SK 海力士則傳於 2026 年 4 月完成 12 層混合鍵合 HBM 的驗證、正在拉良率以利量產，但 16 層 HBM4 的主線仍是進階的大量迴流模封底膠製程，混合鍵合走的是平行備援。這一段全部來自媒體轉述、沒有一手，引用時必須帶轉述框。
兩家的路線差異可以並排看：
| 三星 | SK 海力士 | |
|---|---|---|
| HBM4 主線 | 混合鍵合 | 進階大量迴流模封底膠 |
| 另一條路 | — | 混合鍵合走平行備援，傳 2026 年 4 月完成 12 層驗證 |
| 已知動作 | 陸續為 HBM4 專用混合鍵合產線導入設備 | 拉 12 層混合鍵合良率以利量產 |
| 證據等級 | 媒體轉述、無一手 | 媒體轉述、無一手 |
兩家各有技術理由：三星要一次跳過熱壓鍵合的熱瓶頸，SK 海力士要保住既有大量迴流模封底膠產線的良率與折舊優勢。
比路線傳聞硬得多的，是熱工程的機制。依 SemiAnalysis 對 2026 年電子元件與技術會議的整理，三星比較了熱壓鍵合與混合鍵合：混合鍵合使 HBM 內部熱阻降 12%、堆疊級熱阻降 19%，接墊密度提高到四倍時降 29%。更關鍵的是當基底晶粒功耗放大時，繪圖處理器與高頻寬記憶體之間的串擾佔比會從 13% 降到 5%，堆疊熱阻變成主宰因素，結論是 16 層尚可用熱壓鍵合，20 層與 24 層才非混合鍵合不可。
換句話說，分水嶺畫在堆疊層數上，不是畫在世代編號上。
那設備端呢？BESI 是這一層的主導者，也是整條鏈上少數把採用面講成數字的公司：它每季揭露混合鍵合的客戶採用家數，從 2025 年底的 15 家增加到 2026 年第二季底的 21 家。同期營收 2.499 億歐元、年增 68.7%，訂單 2.929 億歐元、年增 128.8%，毛利率 65.7%。公司自估人工智慧應用佔系統訂單約 60%，一年前約 50%。
周邊也在動。Intel 在 2026 年 6 月把先進封裝與後段技術整合獨立為專責事業，量產目標點名了 EMIB-T 與高密度混合鍵合。
我的判斷：判讀是：若前面那兩條媒體轉述成立，這是真分歧、不是誰晚了一步，勝負綁在 20 層以上堆疊的需求時點，而不是綁在哪一家技術比較強。最關鍵的單一指標是 20 層以上堆疊的需求時點，可觀察的代理是混合鍵合客戶採用家數這條每季揭露的序列。什麼情況我會改看法：若 16 層在進階大量迴流模封底膠製程上的良率明顯勝出、而且撐得住兩年，那條路的折舊優勢會一路吃到下一個世代，混合鍵合的放量時點就要往後挪。
反方論點
以上的讀法有四個可以被打的地方，逐一攤開。
一、銲線那條證據太單薄。 資料中心也要銲線這句話，目前只有一家設備商的一位高階主管在一場法說會上說過，而且我們拿到的是第三方逐字轉錄。單一來源、單一公司、單一季度，撐不起「銲線結構性重估」這麼大的結論。同一季營收年增約 123%，是從前一年營業利益率為負的低基期起跳，成長率本身就有基期效應。
二、四層分類仍然是簡化。 真實的封裝世界裡還有橋接式方案、面板級封裝、載板本身的材料換代這幾條線，它們不完全落在「接點怎麼接出來」這條軸上。把它們排除在外讓地圖乾淨，代價是漏掉了 Intel 的 EMIB 路線與玻璃核基板這兩個 2026 年討論度很高的題目。這篇是入口，不是全集。
三、混合鍵合的資本效率是真問題。 依媒體轉述，混合鍵合專用設備的單價遠高於傳統封裝機台，而且需要顯著更多的潔淨室面積。在廠房面積受限時，這個差別會讓部分客戶延後導入。所以就算層數往上走的方向確定，設備商的訂單也不必然等比例放大。
四、跨層入侵可能只是研發佈局。 一台規劃在 2027 會計年度上半年交付的機台，距離量產貢獻還有相當距離，而且這一層的在位者已經有 21 家客戶在採用。把「進場」讀成「入侵」，可能是把研發預算誤讀成商業動能。
我的判斷：銲線那條線目前只有一個季度、一家公司的說法，它足以鬆動「銲線完全沒有故事」這個結論，但不足以支撐反方向的強論斷。正確的處理是把它當成一個待驗證的觀察，而不是已成立的判斷。
最關鍵的單一指標，是下一季有沒有第二家設備商或封測廠給出方向一致的說法。什麼情況我會改看法：若下一季完全沒有第二個獨立來源接上，這條就該退回「單一公司的單季現象」。
為什麼這對散戶重要
從十項重排成四層，到每一層誰收錢，再停在混合鍵合這一道縫，整條路線走完會看到一件事：同樣叫封裝，四個層級賣的東西完全不一樣。第一層賣機台與耗材、靠量撐，第二層賣產能與良率，第三層的價值往材料與製程跑，第四層賣的是統包能力。超額利潤則集中在正在換代的那一道接縫上，跟技術先不先進沒有必然關係。
封裝這條鏈的資訊落差特別大：設備商的分部拆分、封測廠的資本支出配置、記憶體廠的鍵合路線，這些決定誰賺得到錢的事實，散在法說會逐字、官方新聞稿與技術會議論文裡。
這篇把分類修對、把每一層的收費站標出來，也把還沒打完的那場仗標成還沒打完。四個層級的定價邏輯不同，「某某也做先進封裝」是哪一層的生意，看完這張表就有答案。散戶不該是最後一個知道的人，而看懂結構是不當最後一個的前提。
⚠️風險與注意事項
🧭研究結論與追蹤框架
把十項重排成四層之後，真正的收穫在分類之外。封裝的價值不隨技術先進度線性上升，而是集中在少數幾道正在換代的接縫上。四個層級各自有完全不同的定價邏輯，而本文四個層級之內、路線最未定的那一道是混合鍵合，它的分水嶺畫在堆疊層數，不在世代編號。
盯這幾條線，數據往哪走、就知道方向：
| 追蹤軸 | 偏多訊號 | 偏空訊號 |
|---|---|---|
| 混合鍵合客戶採用家數 | 若 每季揭露的家數持續往上、且新增來自記憶體廠 → 路線之爭正在往混合鍵合收斂，設備與量測端的訂單能見度拉長 | 若 家數連兩季停滯或客戶集中在非記憶體應用 → 20 層以上的商業化時點在往後挪，這條縫的溢價會延後兌現 |
| 銲線設備商的終端市場組合 | 若 一般半導體佔比繼續拉高、且季增維持雙位數 → 在資料中心需求主要落在這一格的假設下，拉動銲線這條觀察成立，第一層要重新定價 | 若 一般半導體季增回落、記憶體與車用工業補上 → 這一輪是設備週期反彈，銲線回到成熟層的老定位 |
| 委外封測廠的分部毛利率差距 | 若 封測分部毛利率續揚、與電子代工的差距持續擴大 → 封裝這一段的定價權在增強，產能仍然是稀缺資源 | 若 封測分部毛利率轉平或收斂 → 擴產開始追上需求，量價背離的階段結束 |
| 設備商跨層產品的營收佔比 | 若 熱壓鍵合與混合鍵合類產品佔比逐年往雙位數走 → 跨層入侵是真的，靜態受益層級表失效 | 若 跨層產品佔比連兩年停在個位數 → 那只是研發佈局，各層在位者的護城河仍然成立 |
| 記憶體廠的堆疊層數進度 | 若 20 層以上的產品時程往前提 → 熱阻變成主宰因素的時點提早到來 | 若 16 層在既有製程上的良率明顯勝出並延續兩年 → 折舊優勢會讓既有路線一路吃到下一個世代 |
| 封測廠的資本支出配置 | 若 設備資本支出持續高度集中在封裝與測試 → 下游擴產意願未減，設備商營收來源穩固 | 若 資本支出總額下修或配置分散 → 擴產週期見頂，設備訂單動能會領先營收轉向 |
📋一頁速看
- 十項的真正結構：四個層級是地基，小晶片、二點五維中介層、三維堆疊是疊在地基之上的三種方法，混合鍵合是三維堆疊與小晶片共用的接合手法。
- 分類要修一項：晶圓級晶片尺寸封裝、扇入、扇出不是三種技術。扇入是該族第一種形式，扇出是同族另一支，兩者共用同一套基礎技術。
- 按接點怎麼接出來排，只有四層：銲線從邊緣拉線、覆晶從底面落下、晶圓級整片做完再切、系統級封裝把多顆裝進同一個殼。人工智慧用的小晶片、二點五維中介層、三維堆疊是疊在這四層之上。
- 四層的定價邏輯完全不同：銲線賣機台加耗材靠量，覆晶賣產能與良率，晶圓級的價值往材料與製程跑，系統級封裝賣統包能力。
- 第一層正在被重新定價：銲線設備龍頭表示資料中心對銲線的依賴至少不低於傳統市場，該季跑最快的終端是一般半導體、季增 52.6%。此說法取自法說會轉錄、未回一手。
- 封裝這一段的錢有多集中：委外封測龍頭單季封測分部毛利率 27.3%、電子代工 8.9%，差 18.4 個百分點；單季設備資本支出 16.95 億美元有 97% 押在封裝與測試。
- 正在裂的那道縫是混合鍵合：它早已在影像感測器與加速器上量產，而 HBM4 這一代依媒體轉述兩大記憶體廠各走各的路、無一手佐證。分水嶺在堆疊層數，16 層尚可用熱壓鍵合，20 層與 24 層才非它不可。
- 最乾淨的計分板：混合鍵合設備主導者每季揭露的客戶採用家數，從 2025 年底 15 家增至 2026 年第二季底 21 家。
下一篇預告
四個層級之外，還有一條沒有放進這張地圖的線：橋接式封裝。它不改變接點怎麼從晶片接出來，而是改變承載這些接點的平台長在什麼東西上面，從圓形晶圓改到矩形基板。下一篇會處理這條線的兌現時點，以及它跟玻璃核基板的接力關係。
📚來源與參考
本文每個關鍵論點都有對應公開來源、按權威分三級列出。所有連結均為原始公司 IR、SEC 申報、產業專業媒體或財經媒體分析、不引用散戶論壇或無來源 blog。
第一級公司官方加 SEC 主要文件
- Kulicke & Soffa Reports Third Quarter 2026 Results（公司投資人關係新聞稿、2026-08-05、含 2026 會計年度第三季營收 3.304 億美元、毛利率 47.8%、營業利益率 20.7%、每股盈餘與第四季指引）
- ASE Technology Holding Co., Ltd. Reports Its Unaudited Consolidated Financial Results for the Second Quarter of 2026（公司官方未經審計合併財報新聞稿、2026-07-30、含兩大分部營收與毛利率、設備資本支出四項拆分）
- BE Semiconductor Industries N.V. Announces Q2-26 and H1-26 Results（公司官方新聞稿、2026-07-23、含混合鍵合客戶採用家數由 15 家增至 21 家、單季營收 2.499 億歐元與訂單 2.929 億歐元）
- Amkor Technology Announces Strategic Partnership with NVIDIA to Expand Advanced Packaging and Test for Next-Generation AI Infrastructure（Amkor 投資人關係官方新聞稿、2026-07-23、含 15 億美元多年期協議與 NVIDIA 預付款、美國亞利桑那產能擴充）
- BE Semiconductor Industries N.V. Announces Q2-26 and H1-26 Results（GlobeNewswire 全文版）（公司官方新聞稿全文、2026-07-23、含人工智慧應用佔系統訂單約 60% 對前一年約 50%）
第二級產業專業媒體加分析師報告
- SK hynix Reportedly Completes 12-High Hybrid Bonding HBM Validation（TrendForce、2026-04-29、SK 海力士 12 層混合鍵合驗證進度）
- Samsung Considers Hybrid Bonding a Must for 16-stack HBM（TrendForce、三星對高層數堆疊與混合鍵合關係的立場）
- Samsung to adopt hybrid bonding for HBM4 memory（Tom's Hardware、三星 HBM4 鍵合路線轉述）
- Intel Newsroom、2026-06、Intel 把先進封裝與後段技術整合為專責事業，量產目標點名 EMIB-T 與高密度混合鍵合。本文未取得該篇的永久網址，可於 Intel Newsroom 依日期查證
第三級財經媒體與 KOL 訪談
- Earnings call transcript: Kulicke and Soffa tops Q3 2026 estimates, lifts outlook（Investing.com 法說會逐字轉錄、2026-08-05、含資料中心與銲線關係、先進解決方案與熱壓鍵合展望、終端市場拆分。屬第三方轉錄、非公司原始文件）
- Wafer-Level Packaging Technology: Complete Guide to WLP, WLCSP & Fan-Out Solutions（Technology.org、晶圓級封裝的族與支關係）
- Understanding Wafer Level Packaging（AnySilicon、扇入與扇出的中介層尺寸差異）
數據股價與目標價來源
- 公司檔案與市值：Massive Market Data，2026-08-11 讀取。本文未把市值用於論證
- 本文未引用任何目標價、共識預估或前瞻本益比
方法事實核查方法論
本文每個關鍵論點至少要求 2 個獨立來源、優先第一級。財務數字全部回公司官方新聞稿；法說會發言標明為第三方逐字轉錄、並在風險段標示尚未回一手；混合鍵合的路線分歧全部為媒體轉述、正文一律帶轉述框；涉及未來預期的時程與展望明確標示為指引或展望、不假裝是事實。有一項口徑經過校正：常見說法把混合鍵合直接等同 HBM4，經對照電子元件與技術會議的熱工程數據與兩家記憶體廠的路線差異後，本文採用的口徑是「分水嶺在堆疊層數、16 層尚可用熱壓鍵合、20 層與 24 層才非混合鍵合不可」。
系列內部對讀
- 先進封裝全景地圖：四條技術路線，看懂價值往哪流、哪個環節真卡脖子（本篇走連接方式軸、該篇走封裝外型與技術路線軸，兩軸互補）
- CoWoS 擠爆之後：外溢產能怎麼重分配訂單與利潤（本篇第五節提到的產能分布，該篇有完整拆解）
- 客製化 HBM：把記憶體介面搬進基底晶粒，價值悄悄換了一層主人（本篇混合鍵合段提到的基底晶粒功耗放大，該篇講價值移轉）
- HBM4E 撞上封裝三重牆：繞線、供電、散熱同時逼近（本篇熱阻數據的完整脈絡在該篇）
- 為什麼台積電要把晶圓從圓的改成方的？拆解 CoPoS 面板級封裝（本篇未展開的載體之爭下一棒）