先進封裝是把晶片接線做得更密、路徑更短的封裝方法,最典型的是把多顆晶粒放進同一個封裝,透過封裝內的互連組成一個系統1。晶粒是從晶圓切下、還沒封裝的晶片本體。AI 加速器把運算晶粒和多組高頻寬記憶體 HBM 封在一起,靠的就是先進封裝4;新聞常見的 2.5D、3D 與扇出,都是它的做法。
封裝只是外殼嗎
晶片在晶圓廠做完後,晶粒內部的訊號與電力要有路徑通到外面,晶粒要被保護,熱也要導出去,這道工序叫封裝3。封裝除了外殼,更關鍵的是接線。傳統封裝的接點從封裝兩側、四邊,一路走到錫球鋪滿底面4。
先進封裝在這條路上再加一層,處理好幾顆晶片在同一個封裝裡怎麼高密度互連4。最底層仍靠錫球接上主機板,傳統封裝也還在用,選哪一種是成本與效能的取捨4。
為什麼要把晶片拆開再拼回來
曝光機能做的單顆晶粒上限約 858 平方毫米,NVIDIA H100 的晶粒已做到 814 平方毫米,面積越大,撞上製造缺陷的機率越高4。
小晶片 chiplet 的做法,是把做不大的晶片拆成幾顆,再在封裝裡拼回來。切小後每一顆的良率回升,不同功能也能挑各自合適的製程3。這像把不同專長的工作室搬進同一棟大樓,封裝裡的互連就是走廊與電梯;工作室之間要先約好介面、供電與測試方式,拼起來才能像一顆晶片運作。
先進封裝有哪幾種做法:2.5D、3D 與扇出
多顆晶片的排法有兩個方向。三星的封裝產品線就這樣分:I-Cube 水平並排,X-Cube 垂直堆疊2。並排且連線密度遠高於傳統平面封裝,但還沒疊起來的,叫 2.5D;往上疊的叫 3D3。扇出則是另一條線,處理接點怎麼拉出晶粒。

2.5D:晶片並排,靠中介層或矽橋接線
並排的晶片之間要拉上成千上萬條細線,一般有機載板做不到這麼細,所以中間墊一層中介層,晶粒以微凸塊接進去,由中介層的細線橫向繞線,再往下接到封裝載板4。台積電(2330)的 CoWoS 就是以中介層整合多顆晶片的封裝家族4。
橋接則不用整片矽中介層,只在晶粒相鄰處放一小塊矽橋。英特爾的 EMIB 把矽橋埋進有機封裝基板,連接邏輯晶粒,或連接邏輯晶粒與 HBM1。
3D:晶片往上疊
HBM 是最典型的 3D 堆疊:最下面是負責控制與連接的基底晶粒,上面疊著一層層減薄的 DRAM,每層打矽通孔貫穿,再用微凸塊接起相鄰兩層4。資料不必從晶片邊緣繞出去,路徑短、頻寬高、功耗低3。
邏輯晶片也能疊。英特爾的 Foveros Direct 用銅對銅的混合鍵合,把小晶片疊在本身也有電路的基底晶粒上1。混合鍵合拿掉晶粒之間的金屬凸塊,直接以介電質與嵌在其中的銅接點接合兩片矽,互連間距可壓到 10 微米以下3。
兩種排法可以合用
把 HBM 放在運算晶粒旁邊的 2.5D 封裝,可以看成兩種排法合用:HBM 內部是 3D 堆疊,整組再和運算晶粒並排在中介層上4。英特爾的 EMIB 3.5D 也在同一個封裝裡結合 EMIB 與 Foveros1。
扇出:把接點拉到晶粒外面
扇出屬於晶圓級封裝,在整片晶圓上完成封裝後才切割3。最早的扇入把接點全排在晶粒面積之內,能放的接點有限;扇出用模塑材料包住晶粒,在表面做重佈線層,把接點拉到晶粒範圍外,可以減少甚至取消封裝基板3。2.5D 用的重佈線層也從這一支發展而來3。改用面板當載體做扇出,就是面板級扇出封裝 FOPLP。
| 做法 | 晶片怎麼放 | 晶片之間靠什麼接 | 新聞裡的例子 |
|---|---|---|---|
| 2.5D 中介層 | 並排 | 微凸塊接進中介層,由中介層的細線橫向繞線 | 台積電 CoWoS |
| 2.5D 矽橋 | 並排 | 只在晶粒相鄰處放的小塊矽橋 | 英特爾 EMIB |
| 3D 堆疊 | 往上疊 | 矽通孔加微凸塊,或混合鍵合 | HBM、英特爾 Foveros Direct、三星 X-Cube |
| 兩種合用 | 並排加堆疊 | 以上兩類一起用 | 搭 HBM 的 AI 加速器、英特爾 EMIB 3.5D |
| 扇出 | 晶粒包在模塑材料裡 | 表面的重佈線層把接點往外拉 | 面板級扇出 FOPLP |
AI 晶片為什麼讓先進封裝變重要
AI 晶片在面積與記憶體都碰到限制。NVIDIA B200 把兩顆各約 800 平方毫米、都已貼近上限的晶粒封裝在一起,對軟體來說仍是一顆 GPU4。GPU 算得越快越需要資料,HBM 因此要搬到 GPU 旁邊,靠封裝拉上高頻寬、低延遲的連線4。
吃緊的是高階產能。日月光投控(3711) 2025 年報寫,整體封測產能沒有全面不足,結構性吃緊集中在 2.5D、3D 這類先進封裝,以及大型、高複雜度封裝的良率與交付5。
誰在做先進封裝的哪一段
做先進封裝的公司可分兩類來看。一體化廠自己有晶片製程,晶片和封裝一起設計,例如台積電、英特爾、三星;獨立封測廠承接晶圓廠釋出的封裝工作,也用自家平台承接非旗艦的 AI 晶片4。
- 台積電:晶圓代工廠,2025 年報寫持續開發 CoWoS 等先進封裝技術,並擴大嘉義與台南的先進封裝產能5。
- 日月光投控:獨立封測廠,2025 年報寫先進封裝服務營收由 2024 年新台幣 188 億元增至 502 億元,占封測營收由 6% 升到 13%5。
- 力成(6239):做記憶體與邏輯元件的封裝測試,2025 年報把面板級扇出列為技術方向,並自述這項產能遠低於客戶需求5。
- 京元電子(2449):做封裝前後的測試。多顆晶粒封在一起前每顆都要先測好,一顆壞掉,整個封裝都可能報廢。
- Amkor:美國封測廠,已為輝達的資料中心處理器做先進封裝;輝達以預付款支持它擴充美國產能,之後雙方再簽南韓協議,依 Amkor 公司稿,兩地多年協議合計 30 億美元6。
以上是各家做的環節,不等於已證實的訂單或獲利。
延伸閱讀
- 封裝依接法分成哪四層:按接點怎麼從晶片接出來,把封裝分成銲線、覆晶、晶圓級、系統級四層,再看 2.5D、3D 與混合鍵合疊在哪一層之上。
- 先進封裝的四條技術路線:改用 2.5D、小晶片、3D、扇出四條路線分類,前半解釋 AI 為什麼逼出先進封裝。
- 輝達怎麼用預付款訂下封裝產能:30 億美元協議裡,錢付了沒有、多久才變成 Amkor 的營收。
來源
- Intel Advanced Packaging Innovations,英特爾官方封裝技術介紹。↩
- Samsung Package Technologies,三星官方封裝技術介紹。↩
- 十種封裝技術其實只有四個層級,Trend Core 免費研究頁,2026-08-11 發布。↩
- 先進封裝全景地圖,Trend Core 免費研究頁,2026-07-23 發布。↩
- 台灣先進封裝擴產卡在四道工程閘,Trend Core 付費研報,2026-08-24 發布,引用段落位在付費牆之前。↩
- 輝達預付款訂 Amkor 封裝產能,Trend Core 追錢系列免費頁,2026-10-27 發布。↩
免責聲明
研究紀錄,非投資建議。
本文為 Trend Core 研究團隊整理公開資料的科技與商業通識內容,僅供教育與研究參考,不構成投資建議。文中提到的公司只說明其產業角色,不代表推薦,也不代表訂單或獲利已獲證實。資料以文中標示的日期與來源為準,後續變化請以最新公告為準。